三位二进制减法计数器设计

1、-. z.学院专业学生*设计题目 (1)3位二进制减法计数器无效态：001,110； (2)在计数器的根底上构建序列发生器，序列101100。(3)用集成芯片设计一个24进制计数器并显示容及要求：数字电子局部(1).通过理论分析计算得出构建电路所需的未知量；(2).在实验箱上根据计算结果连接并调试电路；3采用multism仿真软件建立电路模型，给出仿真结果并分析。模拟电子局部采用multisim 仿真软件建立电路模型；对电路进展理论分析、计算；在multisim环境下分析仿真结果，给出仿真波形图。进度安排：第一周：数字电子设计第1天：布置课程设计题目及任务。查找文献、资料，确立设计方案。第23

2、天：1. 安装multisim软件，熟悉multisim软件仿真环境。2. 在multisim环境下建立电路模型，学会建立元件库。第4天：1. 对设计电路进展理论分析、计算。2. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。第5天：1. 课程设计结果验收。2. 针对课程设计题目进展辩论。3. 完成课程设计报告。第二周：模拟电子设计第1天：布置课程设计题目及任务。查找文献、资料，确立设计方案。第23天：1. 安装multisim软件，熟悉multisim软件仿真环境。2. 在multisim环境下建立电路模型，学会建立元件库。第4天：1. 对设计电路进展理论分析、计算

3、。2. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。第5天：1. 课程设计结果验收。2. 针对课程设计题目进展辩论。3. 完成课程设计报告。指导教师签字：年月日分院院长签字：年月日-. z.目录 TOC o 1-3 h z u HYPERLINK l _Toc3612205531课程设计的目的与作用 PAGEREF _Toc361220553 h 1HYPERLINK l _Toc3612205542 设计任务、及所用multisim软件环境介绍 PAGEREF _Toc361220554 h 1HYPERLINK l _Toc3612205552.1 设计任务 P

4、AGEREF _Toc361220555 h 1HYPERLINK l _Toc361220556减法计数器 PAGEREF _Toc361220556 h 1HYPERLINK l _Toc361220557串行序列信号发生器 PAGEREF _Toc361220557 h 1HYPERLINK l _Toc3612205581.2.3 24进制计数器 PAGEREF _Toc361220558 h 1HYPERLINK l _Toc3612205592.2 multisim软件环境介绍 PAGEREF _Toc361220559 h 1HYPERLINK l _Toc3612205603

5、时序逻辑电路的根本设计方法 PAGEREF _Toc361220560 h 1HYPERLINK l _Toc3612205613.1 同步计数器 PAGEREF _Toc361220561 h 1HYPERLINK l _Toc3612205623.2序列信号发生器 PAGEREF _Toc361220562 h 1HYPERLINK l _Toc3612205633.3 24进制计数器 PAGEREF _Toc361220563 h 1HYPERLINK l _Toc3612205644 设计步骤 PAGEREF _Toc361220564 h 1HYPERLINK l _Toc36122

6、05654.1 同步计数器 PAGEREF _Toc361220565 h 1HYPERLINK l _Toc3612205664.2 序列信号发生器 PAGEREF _Toc361220566 h 1HYPERLINK l _Toc3612205674.3 24进制计数器 PAGEREF _Toc361220567 h 1HYPERLINK l _Toc3612205685仿真结果分析 PAGEREF _Toc361220568 h 1HYPERLINK l _Toc3612205695.1 3位二进制同步减法计数器仿真结果 PAGEREF _Toc361220569 h 1HYPERLIN

7、K l _Toc3612205705.2 串行序列发生器仿真结果 PAGEREF _Toc361220570 h 1HYPERLINK l _Toc3612205715.3 24进制计数器仿真结果 PAGEREF _Toc361220571 h 1HYPERLINK l _Toc3612205725.3 结果分析 PAGEREF _Toc361220572 h 1HYPERLINK l _Toc3612205736设计总结和体会 PAGEREF _Toc361220573 h 1HYPERLINK l _Toc3612205747参考文献 PAGEREF _Toc361220574 h 11课

8、程设计的目的与作用了解同步计数器，序列信号发生器和N进制计数器工作原理；掌握计数器电路的分析，设计方法及应用；掌握序列信号发生器的分析，设计方法及应用；掌握N进制计数器的分析，设计方法及应用；5学会正确使用JK触发器。2 设计任务、及所用multisim软件环境介绍2.1 设计任务减法计数器1. 设计一个循环型3位2进制减法计数器，其中无效状态为001，110。2. 根据同步计数器原理设计减法器的电路图。3. 根据电路原理图使用Multisim进展仿真。4. 将电路图进展实际接线操作。5. 检查无误后，测试其功能。串行序列信号发生器设计一个序列信号发生器，其号序列为101100。根据序列发生器

9、原理设计发生器的原理图。根据电路原理图使用Multisim进展仿真。1.2.3 24进制计数器1. 用集成芯片设计一个24进制计数器2. 根据设计原理设计计数器原理图3. 根据电路原理图使用Mltisim仿真2.2 multisim软件环境介绍第一节 Multisim概貌软件以图形界面为主，采用菜单、工具栏和热键相结合的方式，具有一般Windows应用软件的界面风格，用户可以根据自己的习惯和熟悉程度自如使用。一、Multisim的主窗口界面。启动Multisim 12后，将出现如图2.1所示的界面。图2.1 multism 12启动后所示界面界面由多个区域构成：菜单栏，各种工具栏，电路输入窗口

10、，状态条，列表框等。通过对各局部的操作可以实现电路图的输入、编辑，并根据需要对电路进展相应的观测和分析。用户可以通过菜单或工具栏改变主窗口的视图容。二、菜单栏菜单栏位于界面的上方，通过菜单可以对Multisim的所有功能进展操作。不难看出菜单中有一些与大多数Windows平台上的应用软件一致的功能选项，如File，Edit，View，Options，Help。此外，还有一些EDA软件专用的选项，如Place，Simulation，Transfer以及Tool等。1. File File菜单中包含了对文件和工程的根本操作以及打印等命令。2. Edit Edit命令提供了类似于图形编辑软件的根本编

11、辑功能，用于对电路图进展编辑。3View 通过View菜单可以决定使用软件时的视图，对一些工具栏和窗口进展控制。4Place 通过Place命令输入电路图。5Simulate 通过Simulate菜单执行仿真分析命令。6Transfer菜单 Transfer菜单提供的命令可以完成Multisim对其它EDA软件需要的文件格式的输出。7Tools Tools菜单主要针对元器件的编辑与管理的命令。8Options 通过Option菜单可以对软件的运行环境进展定制和设置。9Help Help菜单提供了对Multisim的在线帮助和辅助说明。三、工具栏Multisim 提供了多种工具栏，并以层次化的模

12、式加以管理，用户可以通过View菜单中的选项方便地将顶层的工具栏翻开或关闭，再通过顶层工具栏中的按钮来管理和控制下层的工具栏。通过工具栏，用户可以方便直接地使用软件的各项功能。顶层的工具栏有：Standard工具栏、Design工具栏、Zoom工具栏，Simulation工具栏。1Standard工具栏包含了常见的文件操作和编辑操作，如以下图所示：2Design工具栏作为设计工具栏是Multisim的核心工具栏，通过对该工作栏按钮的操作可以完成对电路从设计到分析的全部工作，其中的按钮可以直接开关下层的工具栏：ponent中的Multisim Master工具栏，Instrument工具栏。1作

13、为元器件ponent工具栏中的一项，可以在Design工具栏过按钮来开关Multisim Master工具栏。该工具栏有14个按钮，每个每一个按钮都对应一类元器件，其分类方式和Multisim元器件数据库中的分类相对应，通过按钮上图标就可大致清楚该类元器件的类型。具体的容可以从Multisim的在线文档中获取。2Instruments工具栏集中了Multisim为用户提供的所有虚拟仪器仪表，用户可以通过按钮选择自己需要的仪器对电路进展观测。3用户可以通过Zoom工具栏方便地调整所编辑电路的视图大小。4Simulation工具栏可以控制电路仿真的开场、完毕和暂停。第二节 Multisim对元器件

14、的管理Multisim以库的形式管理元器件，通过菜单Tools/ Database Management翻开Database Management数据库管理窗口如以下图所示，对元器件库进展管理。图2.2 元件库界面在Database Management窗口中的Daltabase列表中有两个数据库：Multisim Master和User。其中Multisim Master库中存放的是软件为用户提供的元器件，User是为用户自建元器件准备的数据库。用户对Multisim Master数据库中的元器件和表示方式没有编辑权。第三节输入并编辑电路输入电路图是分析和设计工作的第一步，用户从元器件库中选

15、择需要的元器件放置在电路图中并连接起来,为分析和仿真做准备。一、设置Multisim的通用环境变量为了适应不同的需求和用户习惯，用户可以用菜单Option/Preferences翻开Preferences对话窗口，如以下图所示。通过该窗口的6个标签选项，用户可以就编辑界面颜色、电路尺寸、缩放比例、自动存储时间等容作相应的设置。二、取用元器件取用元器件的方法有两种：从工具栏取用或从菜单取用。下面将以74LS00为例说明两种方法。1从工具栏取用：Design工具栏Multisim Master工具栏TTL工具栏74LS按钮从TTL工具栏中选择74LS按钮翻开这类器件的ponent Browser窗

16、口，如以下图所示。其中包含的字段有Database name元器件数据库，ponent Family元器件类型列表，ponent Name List元器件名细表，Manufacture Names生产厂家，Model Level-ID模型层次等容。2从菜单取用：通过Place/ Place ponent命令翻开ponent Browser窗口。3选中相应的元器件器件在电路图中显示的图形符号，用户可以在上面的ponent Browser中的Symbol选项框中预览到。当器件放置到电路编辑窗口中后，用户就可以进展移动、复制、粘贴等编辑工作了。三、将元器件连接成电路在将电路需要的元器件放置在电路编辑

17、窗口后，用鼠标就可以方便地将器件连接起来。方法是：用鼠标单击连线的起点并拖动鼠标至连线的终点。在Multisim中连线的起点和终点不能悬空。第四节虚拟仪器及其使用Multisim为用户提供了类型丰富的虚拟仪器，可以从Design工具栏Instruments工具栏，或用菜单命令Simulation/ instrument选用这11种仪表。在选用后，各种虚拟仪表都以面板的方式显示在电路中。通过与电路相连，可以用虚拟示波器同时观测电路中两点的波形。双击虚拟仪器就会出现仪器面板，面板为用户提供观测窗口和参数设定按钮。双击图中的示波器，就会出现示波器的面板。通过Simulation工具栏启动电路仿真，示

18、波器面板的窗口中就会出现被观测点的波形。3 时序逻辑电路的根本设计方法3.1 同步计数器在数字电路中，把记忆输入CP脉冲个数的操作叫做计数，能实现计数操作的电子电路称为计数器。它的主要特点是：(1)这种计数器除了输入计数脉冲CP信号之外，很少有另外的输入信号，其输出通常也都是现态的函数，是一种Moore型的时序电路，而输入计数脉冲CP是触发器的时钟信号。(2)从电路组成看，其主要组成单元是时钟触发器。当输入计数脉冲到来时，要更新状态的触发器都是同时翻转并按递减计数的电路叫做同步减法计数电路。三位二进制同步减法计数器图3.1所示时三位二进制同步减法计数器的构造示意图。CP时输入计数脉冲，每输入一

19、个CP脉冲，计数器就减一个1，当不够减时就向高位借位，显然向高位借来的1应当8,81=7。因此在状态图中，当状态为000时，输入一个CP脉冲，不够减，向高位借1当8，减去1后剩7，所以计数器的状态应该有000转换到111，且同时应向高位送出借位信号，图中的输出信号B就是要送给高位的借位信号。图所示为设计任务的卡诺图。CP3位二进制同步B输入减法计数脉冲减法计数器送给高位的借位信号图3.11计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的根本时序逻辑部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加法计数器，也有减法计数器。如果一个计数器既能完成累加功能，也能

20、完成递减功能，则称其为可逆计数器。在同步计数器中，多个触发器共用同一个时钟信号。时钟信号是计数脉冲信号的输入端。2时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程；再根据给定初态，一次迭代得到特征转换表，分析特征转换表画出状态图。3设计过程：设计流程如图3.2所示。时序逻辑问题状态赋值时序逻辑问题状态赋值状态转换图表检查能否自启动逻辑图最贱逻辑表达式选定触发器类型图3.2同步时序逻辑电路设计流程3.2序列信号发生器序列信号是指在同步脉冲作用下循环地产生一串周期性的二进制信号，能产生这种逻辑信号的逻辑器件就成为序列

21、信号发生器。根据构造不同，它可以分为反响移位型和计数型两种。序列信号发生器可以很容易的在计数器的根底上设计出来。3.3 24进制计数器获得N进制计数器常用的方法有两种：一是用时钟触发器和门电路进展设计；二是用集成计数器构成。由于集成计数器是厂家生产的定型产品，其函数关系已被固化在芯片中了，状态分配即编码是不可能更改的，而且多为纯自然态序编码，因此仅是利用清零端或置数控制端，让电路跳过*些状态而获得N进制计数器。集成计数器一般都设置有清零输入端和置位输出端，而且无论是清零还是置数都有同步和异步之分，有的集成计数器采用同步方式当CP触发沿到来时才能完成清零或置数任务，有的则采用异步方式通过时钟触发

22、异步输入端实现清零或置数，与CP无关。N进制计数器一般需要用多个集成计数器级联而成。所谓级联就是把多个计数器串联起来，从而获得所需要的大容量的N进制计数器。例如，把一个 QUOTE 进制计数器和一个 QUOTE 进制计数器串联起来，便以构成进制N= QUOTE 计数器，如以下图：1 进制计数器1 进制计数器N2进制计数器CP图3.3 N= QUOTE 进制计数器示意框图在本设计中，采用同步置数来实现。主要设计步骤：1. 写出状态 QUOTE 的二进制代码。 2.求归零表达式同步清零端或置数控制端信号的逻辑表达式。 3. 画连线图。4 设计步骤4.1 同步计数器按照时序逻辑电路的设计流程，设计时

23、序逻辑电路1.状态图：根据设计任务，得出4.1示3位同步二进制减法计数器的状态图。 /1 /0 /0 /0 /0 000 111 101 100 011 010 /0 排列：Q2nQ1nQ0n图4.1 3位同步二进制减法计数器的状态图1.选择触发器，求时钟方程、输出方程和状态方程，选择3个下降沿触发的JK触发器。求时钟方程：采取同步方程，有 CP0=CP1=CP2=CP，CP是整个要设计的时序电路的输入时钟脉冲。求输出方程：由图4.1的状态图，可得输出方程求状态方程：由图4.1所示状态图可直接画出如图4.2所示电路次态Q2n+1Q1n+1Q0n+1的卡诺图，再分解开便可得到如图4.2所示触发器

24、的卡诺图。图4.2 电路及各个触发器的次态卡诺图.由上面的卡诺图可得，各触发器的次态方程：2.求驱动方程，对照JK触发器的特性方程可得：3. 画逻辑电路图根据所选用的触发器和时钟方程、输出方程、驱动方程，便可以画出图4.3所示的逻辑电路图。图4.3 三位同步计数器，无效态001、110从左到右依次为4.检查能否自启动：将001，110两个无效态代入触发器的次态方程，输出方程中得：001 (无效态) 101有效态，输出为0110无效态 000有效态，输出为0可见所设计的电路能够自启动。4.2 序列信号发生器序列信号是指在同步脉冲作用下循环地产生一串周期性的二进制信号，能产生这种逻辑信号的逻辑器件

25、就成为序列信号发生器。根据构造不同，它可以分为反响移位型和计数型两种。因课设任务中的序列发生器，序列为101100，故在3位二进制同步计数器的根底上得出信号发生器输出结果F卡诺图如图4.4所示。图4.4 F的卡诺图由图4.4知：序列信号发生器的输出方程根据其表达式，在3位二进制计数器根底上，构建序列信号发生器逻辑电路图如图4.5所示。图4.5 序列信号发生器逻辑电路图，序列1011004.3 24进制计数器本设计中采用集成十进制同步加法计数器74ls160，主要考虑到十进制符合认知习惯，电路设计简便。24进制计数器可用两片74ls160及相应的电路实现。74ls160引脚中LOAD引脚为同步置

26、数端，CLR引脚为异步清零端，ENP和ENT为计数使能端, RCO为进位输出端。由于采用异步清零，所以24=10+10+4,即当高一级计数器计满2，低一级计数器计满4即可清零使计数器再从头计数。归零表达式为： CLR= QUOTE 其中 QUOTE 以下是设计的电路图：图4.6 24进制计数器电路图5仿真结果分析5.1 3位二进制同步减法计数器仿真结果如表5.1所示计数脉冲CP000011112101310040115010表5.1 计数器逻辑功能测试结果上表中数据显示电路输出与状态图要求一致，说明电路正确无误，实现了计数功能。5.2 串行序列发生器仿真结果如表5.2所示计数脉冲CP000011111021011310014011050100表5.2 串行序列发生器逻辑功能测试结果用示波器检测输出脉冲，如图5.3所示:图5.3 串行序列发生器波形图由表5.2数据和5.3波形都可看出输出序列为101100，说明电路设计正确无误，实现了串行序列发生器的功能。5.3 24进制计数器仿真结果图