计算机组成原理部分答案

1、46某机字长为 32位，其存储容量是 64KB，按字编址的寻址范围是多少？若主存按字节编址，试画出主存字地址和字节地址的分配情况。解：主存容量 64KB，如果按字编址，有 64KB / 4B = 16K 个可寻址单元寻址范围是 2 或 0 16K-114如果按字节编址，有 64K个可寻址单元。每个字包含 4个字节。0123456789用二进制表示的地址，字地址的最低 2位是 00。0 1 2 30 1 2 30 1 2 3 4、7.一个容量为 16K32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K4位，2K8位，4K4位，16K1位，4K8位，8

2、K8位解：地址线和数据线的总和 = 14 + 32 = 46根；选择不同的芯片时，各需要的片数为：1K416K32） / （1K4） = 168 = 128片2K816K32） / （2K8） = 84 = 32片4K416K32） / （4K4） = 48 = 32片16K116K32）/ （16K1） = 132 = 32片4K816K32）/ （4K8） = 44 = 16片8K816K32） / （8K8） = 24 = 8片MREQ4.15设 CPU共有16根地址线，8根数据线，并用（低电平有效）R/W作访存控制信号，（2K84K48K8（1K42K8位，4K8 74138合适芯片，

3、画出 CPU和存储芯片的连接图。要求：（1）最小 4K地址为系统程序区，409616383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。4K的系统程序区可以用 4K4的 ROM芯片，2片4096-16383的用户程序区应该用 4K8的 RAM芯片，3片解- 1 -1S Y17译码YAAA20 A 000004 4 8 8 8 03030007 /R WR/W4-28设主存容量为256K 字，Cache 容量为 2K 字，块长为 4。（1）设计 Cache 地址格式，Cache 中可装入多少块数据？（2）在直接映射方式下，设计主存地址格式。（3）在四路组相联映

4、射方式下，设计主存地址格式。（4）在全相联映射方式下，设计主存地址格式。（5 32 地址格式（1）Cache的块数 = 2K / 4 = 512Cache的块地址为 9 位，块内地址为（2）直接映射主存地址为 18 位，其中块地址为 16 位，块内地址为 2 位主存地址的最高 7 位作为 Tag格式：7 位9 位2 位字地址块地址（3） 四路组相联Cache的组数 = 512 / 4 = 128Cache的组地址为 7 位。主存地址的最高 7 位和中间 2 位共同作为 Tag主存地址格式：7 位7 位块地址2 位2 位字地址（4） 全相联主存地址格式：16 位2位字地址- 2 -（5）32 位

5、字 = 4 字节直接映射7 位9 位块地址22 位位字地址字节地址四路组相联7 位7 位块地址2 位22 位位字地址字节地址全相联16 位22 位位字地址字节地址4-29假设 CPU执行某段程序时共访问Cache命中 4800 200次，已知 Cache的存取周期是 30ns 150ns Cache的命中率以及 Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少？Cache的命中率 H= 4800 /（4800+200）= 4800 / 5000 = 0.96T =30 nST = 150 nSCMT = HT +（1H）T = 0.9630+（10.96）150 = 34.

6、8 nSA或者CMT = HT +（1H）(T + T)=0.9630+0.04(150+30) = 36 nSACMCache-主存层次的效率 e =（访问 Cache的时间 T /平均访问时间 T）100%CCA=（30 / 36）100% = 83.33%或者 e =（30 / 34.8）100% = 86.2%采用 Cache速度提高倍数 = T / T = 150 / 36 = 4.167MA或者 = T / T = 150 / 34.8 = 4.31MA4-30一个组相连映射的 CACHE由 64 4 4096块由 128画出主存地址格式。Cache的组数 = 64 / 4 = 1

7、6主存地址的位数 = 12位块地址+ 7位字地址 = 19位Cache地址的位数 = 4位组地址+ 7位字地址 = 11位4-32设某计算机的主存容量为 Cache 容量为 ，每个字块有8 个字，每个字有 32 位。设计一个四路组相联映象的 Cache 组织。（1）画出主存地址字段中各段的位数。（2）设CacheCPU 依次从主存单元 0189 单元读出 90 个字（主存一次读出 1 8 次，问命中率为多少？（3）若 Cache 速度是主存的 6 倍，问采用 Cache 与无 Cache 比较速度提高多少倍？解：- 3 -（1）题目没有说明主存是按字节编址还是按字编址。如果主存按字编址，容量，

8、有1M 字，每个可寻址单元的容量为1 个 32 位字。1M=2 ， 主存地址为20 位。20如果主存按字节编址，容量 ，每个可寻址单元的容量为 1 个字节。4M=2 ， 主存地址为22 22Cache容量 16KB，每个字是 32bit = ， 需 2 位字节地址。Cache的总字数=16KB/4B = 4K字每行 8 个字，行内的字地址 3 位Cache的行数= 41024/8 = 512 行（四路组相联）地址结构：Cache的组数= 512/4 = 128 组 组地址 7 位9位7位3位2位字（2） 分析 主存映象关系：主存的第 i 块映象到 Cache的第 i 组（每组 4 主存的 08

9、9 单元在 011块中。程序运行时，读0 单元不命中，将第0 8 个字）装入Cache的 0 组。接下去读 17 单元都命中。读 8 单元不命中，将第 1 块（8 个字）装入 Cache 的 1组。接下去读 915 单元都命中。读每行的第一个字都不命中。这样，一直到读89 单元，总共有 12 次不命中。由于 Cache 有 128 组，所以，Cache 不满，在这个过程中不发生替换。装入 Cache的 90 个字在以后的重复访问中全部命中。命中率 H = 命中次数 / 访存的总次数H （890-12） /（890）= 708 / 720 = 0.9833T T （1）TACMT / T = T

10、 / T +（1）=0.9833（1/6）+0.0167 = 0.180583AMCM采用 Cache速度提高倍数 = T / T = 1 / 0. 180583 = 5.5376 倍MA4-38磁盘组有6 22cm 33cm，道密度为 40道/cm，内层密度为 400位/cm，转速 3600转/分。（1）共有多少存储面可用？（2）共有多少柱面？（3）盘组总存储容量是多少？（4）数据传输率是多少？解： 每片有 2个记录面，且最外两侧盘面可以记录可用存储面数=26=12 柱面数=3322）2）40=220 每道存储容量= 22 400 = 27646 bit = 3455 B盘组总存储容量=每道

11、存储容量柱面数存储面数= 220123455 B =9121200 B= 8907.422 KB = 8.7 MB 数据传输率= 276463600 / 60 = 1658760 bps = 1.65910 B/S64-39某磁盘存储器转速为 3000转/分，共有 4个记录盘面，每毫米 5道，每道记录信息 12 288字节，最小磁道直径为 230mm，共有 275道，求：（1）磁盘存储器的存储容量；（2）最高位密度（最小磁道的位密度）和最低位密度；（3）磁盘数据传输率；- 4 -（4）平均等待时间设磁盘存储器转速为 3000转/ 4 512288字节，最小磁道直径为 230mm，共有 275道

12、， 磁盘存储器的存储容量 最高位密度和最低位密度 磁盘数据传输率 平均等待时间解： 如果该磁盘存储器的 4个盘面都是用户可用的，则磁盘存储器的存储容量 = 存储面数柱面数每道存储容量= 427512288 B = 13516800 B = 13200 KB = 12.89 MB如果该磁盘存储器的 4个盘面中有 1个是用户不可用（伺服）的，则磁盘存储器的存储容量 = 327512288 B = 10137600 B = 9900 KB 最高位密度是最内层磁道的位密度最高位密度 = 磁道容量 / 最内层磁道的周长 = 12288 B/（230mm ）= 12288 B /（2303.1416）=

13、12288 B / 722.568= 17 B/ mm =136 bpm最低位密度是最外层磁道的位密度记录区的外直径=最小磁道直径+ 磁道数/道密度= 230 +2275 / 5 = 340 mm最低位密度 = 磁道容量 / 最外层磁道的周长 = 12288 B /（340mm ）= 12288 / （3403.1416）= 12288 B / 1068.144= 11.5 B/ mm = 92 bpm 磁盘的数据传输率 = 12288 B3000 / 60 = 614400 B/S = 4915200 bps 平均等待时间是磁盘旋转半圈的时间平均等待时间 =（60 /每分钟转速）1/2 （6

14、0 / 3000）1/2 = 0.001 S =1 ms5.1I/O有哪些编址方式？各有何特点？解：常用的 I/O编址方式有两种： I/O与内存统一编址和 I/O独立编址；特点： I/O与内存统一编址方式的 I/O地址采用与主存单元地址完全一样的格式，I/O设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的 I/O指令。I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/OCPU需要通过专门的 I/O指令来访问 I/O地址空间。5.13 说明中断向量地址和入口地址的区别和联系。解： 中断向量地址和入口地址的区别：项地址编号

15、，中断入口地址是中断服务程序首址。中断向量地址和入口地址的联系：中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地5.15 什么是中断允许触发器？它有何作用？ CPU- 5 -5.16 在什么条件和什么时间，CPU可以响应 I/O的中断请求？解：CPU 响应 I/O 中断请求的条件和时间是：当中断允许状态为 1（EINT=16.1.最少用几位二进制数即可表示任一五位长的十进制正整数？ 99999满足条件：216（=65536）99999217（=131072 17位二进制数即可表示任一五位长的十进制正整数。6.4. 设机器数字长为8位（含 1补码和反码。-13/6429/128100

16、-87 解：真值与不同机器码对应关系如下：0000； x5补=10101； x6补=11100； x7补=00111； x8补=10000；解：x补与x原、x的对应关系如下：6.9当十六进制数 9B和 FF分别表示为原码、补码、反码、移码和无符号数时，所对应的十进制数各为多少（设机器数采用一位符号位）？解：真值和机器数的对应关系如下：6.12. 设浮点数格式为：阶码 5位（含 1 11位（含 1写出 51/128、-27/1024所对应的机器数。要求如下：- 6 -（1）阶码和尾数均为原码。（2）阶码和尾数均为补码。（3）阶码为移码，尾数为补码。解：据题意画出该浮点数的格式：阶符1位 阶码 4

17、位数符1位 尾数 10位将十进制数转换为二进制：x1= 51/128= 0.0110011B= 2 * 0.110 011B-1x2= -27/1024= -0.0000011011B =2 *(-0.11011B）-5则以上各数的浮点规格化数为：（1）x1浮=1，0001；0.110 011 000 0 x2浮=1，0101；1.110 110 000 0（2）x1浮=1，1111；0.110 011 000 0 x2浮=1，1011；1.001 010 000 0（3）x1浮=0，1111；0.110 011 000 0 x2浮=0，1011；1.001 010 000 06.14.设浮点

18、数字长为32位，欲表示6万间的十进制数，在保证数的最大精度条件下，除阶符、数符各取一位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？解：若要保证数的最大精度，应取阶的基=2。若要表示6 32768（2156万 65536（216则：阶码除阶符外还应取 5位（向上取 2故：尾数位数=32-1-1-5=25位按此格式，该浮点数上溢的条件为：阶码 32该浮点数格式如下：151256.15.取什么机器数形式？什么是机器零？若要求全0表示机器零，浮点数的阶码和尾数应采在数轴上表示为“0”点及其附近的一段区域，即在计算机中小到机器数的精度00”表示浮点机器零，则浮点数的阶码应用移码、尾数用

19、补码表示（此时阶码为00”，拼起来正好为一串 06.16设机器数字长为16位，写出下列各种情况下它能表示的数的范围。设机器数采用一位符号位，答案均用十进制表示。（1）无符号数；（2）原码表示的定点小数。（3）补码表示的定点小数。（4）补码表示的定点整数。（5）原码表示的定点整数。（6 6 1 10 1分别写出其正数和负数的表示范围。- 7 -（7）浮点数格式同（6正数和负数的真值范围。1）无符号整数：0 2 - 1，即：0 65535；16无符号小数：0 1 - 2 ，即：0 0.99998；-16（2）原码定点小数：-1 + 2 1 - 2 ，即：-0.99997 0.99997-15 -1

20、5（3）补码定点小数：- 11 - 2-15 ，即：-10.99997（4）补码定点整数：-2 2 - 1 ，即：-32768327671515（5）原码定点整数：-2 + 12 - 1，即：-327673276715 15（6时：最大负数= 1，11 111；1.000 000 001 ，即 -2 2-9-31最小负数= 0，11 111；1.111 111 111，即 -（1-2 ）2-931则负数表示范围为：-（1-2 ）2 -2 2-931-9-31最大正数= 0，11 111；0.111 111 111，即 （1-2 ）2-931最小正数= 1，11 111；0.000 000 00

21、1，即 2 2-9-31则正数表示范围为：2 2 （1-2 ）2-9-31-931（7）当机器数采用补码规格化形式时，若不考虑隐藏位，则最大负数=1，00 000；1.011 111 111，即 -2 2-1最小负数=0，11 111；1.000 000 000，即 -1231则负数表示范围为：-12 -2 2-3231-1-32最大正数=0，11 111；0.111 111 111，即 （1-2 ）2-931最小正数=1，00 000；0.100 000 000，即 2 2-1-32则正数表示范围为：2 2 （1-2 ）2-1-32-9316.17. 设机器数字长为 8一位、两位，算术右移一

22、位、两位，讨论结果是否正确。x1原=0.001 1010；y1补=0.101 0100；z1反=1.010 1111；解：算术左移一位：x1原=0.011 0100；正确 y1补=0.010 1000；溢出（丢 1）出错 z1反=1.101 1111；溢出（丢 0）出错算术左移两位： x1原=0.110 1000；正确 y1补=0.101 0000；溢出（丢 10）出错 z1反=1.011 1111；溢出（丢 01）出错算术右移一位：x1原=0.000 1101；正确y1补=0.010 1010；正确算术右移两位：x1原=0.000 0110（10z1反=1.101 0111；正确y1补=0.

23、001 0101；正确 z1反=1.110 1011；正确6.19. 设机器数字长为 8位（含 1（1）A=9/64， B=-13/32，求 A+B。（2）A=19/32，B=-17/128，求 A-B。（3）A=-3/16，B=9/32，求 A+B。（4）A=-87，B=53，求 A-B。（5）A=115，B=-24，求 A+B。1）A=9/64= 0.001 0010B, B= -13/32= -0.011 0100BA补=0.001 0010, B补=1.100 1100A+B补= 0.0010010 + 1.1001100 = 1.1011110 无溢出- 8 -A+B= -0.010

24、 0010B = -17/64（2）A=19/32= 0.100 1100B, B= -17/128= -0.001 0001BA补=0.100 1100, B补=1.110 1111 , -B补=0.001 0001A-B补= 0.1001100 + 0.0010001= 0.1011101 无溢出A-B= 0.101 1101B = 93/128B（3）A= -3/16= -0.001 1000B, B=9/32= 0.010 0100BA补=1.110 1000, B补= 0.010 0100A+B补= 1.1101000 + 0.0100100 = 0.0001100 无溢出A+B=

25、0.000 1100B = 3/32（4） A= -87= -101 0111B, B=53=110 101BA补=1 010 1001, B补=0 011 0101, -B补=1 100 1011A-B补= 1 0101001 + 1 1001011 = 0 1110100 溢出（5）A=115= 111 0011B, B= -24= -11 000BA补=0 1110011, B补=1，110 1000A+B补= 0 1110011 + 1 1101000 = 0 1011011无溢出A+B= 101 1011B = 916.26.按机器补码浮点运算步骤，计算xy补.（1）x=2 0.10

26、1 100，y=2 （-0.011 100-011-010（2）x=2 （-0.100 010y=2 （-0.011 111-011 -010（3）x=2 （-0.100 101y=2 （-0.001 111)。101 100解：先将 x、y转换成机器数形式：（1）x=2 0.101 100，y=2 （-0.011 100）-011 -010 x补=1，101；0.101 100, y补=1，110；1.100 100Ex补=1,101, y补=1,110, Mx补=0.101 100, My补=1.100 1001）对阶： E补=Ex补+-Ey补 = 11,101+ 00,010=11,11

27、1 0，应 Ey向 Ex对齐，则：Ey补+1=00，100+00，001=00，101=Ex补y补=0，101；1.111 000（1）2）尾数运算：Mx补+My补= 11.011011+ 11.111000（1）= 11.010011（1）Mx补+-My补= 11.011011+ 00.000111（1）= 11.100010（1）2） 结果规格化：x+y补=00，101；11.010 011（1x-y补=00，101；11.100010（1）=00，100；11.000101 （尾数左规 1次，阶码减 1）4）舍入：x+y补=00，101；11.010 011（舍）x-y补 不变5）溢出：

28、无 则：x+y=2 （-0.101 101）101x-y =2 （-0.111 011）1007-6 某指令系统字长为 16位，地址码取 4位，试提出一种方案，使该指令系统有 8条三地址指令、16条二地址指令、100条一地址指令。解：8条三地址指令16条二地址指令操作码 00000111操作码 1000 00001000 1111100条一地址指令 操作码 1100000000001100 0110 00117-7设指令字长为 16位，采用扩展操作码技术，每个操作数的地址为 6位。如果定义了 13条二地址指令，试问还可安排多少条一地址指令？解 二地址指令的操作码位数=1626 = 4 位161

29、3 = 3 还可以有 3个码字作为扩展标志一地址指令最多可以有 32 = 192条67-8某机指令字长 16位，每个操作数的地址码为 6位，设操作码长度固定，指 MN种，则二地址指令最多有几种？若操作码位数可变，则二地址指令最多允许有几种？1）如果操作码长度固定设操作码长度= K位则二地址指令最多可以有 2MN 条K- 10 -（2）如果操作码长度可变采用操作码扩展技术基本操作码位数=1626 = 4 位当留下一个码字作为扩展标志时，二地址指令数为最多二地址指令最多可以有 21 = 15条47.10. 试比较基址寻址和变址寻址。解：比较如下：1）都可有效地扩大指令寻址范围。2）基址寻址时，基准

30、地址由基址寄存器给出，地址的改变反映在位移量 A A改上，变址值由变址寄存器给出。34适用场合不同。7-18 某计算机能完成 78种操作，指令字长为 16位。一地址格式的指令地址码可取几位？要想使指令的寻址范围扩大到 2 ，可采用哪些方法？16解：78种操作就需要有 78条指令。固定长度操作码，操作码位数= 7位 （2 = 128 78）7一地址格式指令的地址码的位数= 167 = 9位 （寻址范围为 2）9要想使指令的寻址范围扩大到 2 ，可采用：寄存器间接寻址，基址寻址，16相对寻址，变址寻址，等方法。如果存储字长=16 位，则用间接寻址方式也可以使指令的寻址范围扩大到2 。169.3.

31、什么是指令周期、机器周期和时钟周期？三者有何关系？答：CPU每取出并执行一条指令所需的全部时间叫指令周期；令步）所需时间，通常安排机器周期长度等于主存周期；位，对应完成一个微操作所需时间，通常时钟周期等于计算机主频的倒数。9-5 设机器 A的 CPU主频为 8MHz，机器周期含 4个时钟周期，且该机的平均指令执行速度是 0.4 MIPS，试求该机的平均指令周期和机器周期，每个指令周期中含几个机器周期？如果机器 B的 CPU主频为 12MHz 4个时钟周期，试问 B机的平均指令执行速度是多少 MIPS？解：(1) 机器 A的主频= 8MHz，时钟周期 T =1/8MHz =0.12510 S =

32、 0.1256CA s机器周期 T = 40.125 s= 0.5 sMA平均指令周期 T = 1/0.4 MIPS = 2.5 sIA平均每个指令周期中含 5个机器周期。(2) 机器 B的主频= ，时钟周期 T =1/12MHz 10 S = 0.083 s6CA机器周期 T = 40.083 s= 0.333 sMB指令周期 T =50.333 s = 1.666 sIB平均指令执行速度 = 1/ 1.666 s= 0.6 MIPS B的主频是机器 A的主频的 1.5均指令执行速度也应该是机器 A的 1.5倍，即 0.6 MIPS。9-6 设某计算机的 CPU主频为 8MHz，每个机器周期

33、平均含 2个时钟周期，每条- 11 -指令平均有 4个机器周期，试问该计算机的平均指令执行速度是多少 MIPS？若CPU的主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有4个机器周期，则该机的平均指令执行速度又是多少 MIPS？解：(1) 机器的主频= 8MHz，时钟周期 T =1/8MHz =0.12510 S = 0.125 s6C机器周期 T = 20.125 s= 0.25 sM1指令周期 T = 40.25 s = 1.0 sI平均指令执行速度=1 MIPS(2) 机器周期 T = 40.125 s= 0.5 sM2指令周期 T = 40.5 s = 2.0 sI平均指令执

34、行速度=0.5 MIPS9-7 某 CPU的主频为 ，若已知每个机器周期平均含4个时钟周期，该机的平均指令执行速度为 1 MIPS，试求该机的平均指令周期及每个指令周期含几个机器周期？若改用时钟周期为 0.4 s的 CPU芯片，则计算机的平均指令执行速度是多少 MIPS？若要得到平均每秒 80少的 CPU芯片？解：(1) 主频= 10MHz，时钟周期 T =1/10MHz =0.110 S = 0.1 s6C机器周期 T = 40.1 s= 0.4 sM平均指令周期 T = 1/1 MIPS = 1 sI每个指令周期含 2.5个机器周期。(2) 若改用时钟周期为 0.4 s的 CPU芯片，则机

35、器周期 T = 0.4 s= Ms平均指令周期 T =2.51.6 s = 4 sI平均指令执行速度= 1/4 s =0.25 MIPS(3) 要得到平均每秒 80万次的指令执行速度，则平均指令周期 T=1/80万 秒I= 0.12510 秒-5时钟周期= 平均指令周期1/10 = 0.12510 秒=0.125 s-6主频= 8MHz9-11设 CPU内部结构如图9.4所示，此外还设有BCDEHL六个寄存器，它们各自的输入和输出端都与内部总线相通，并分别受控制信号控制（如 Bi为寄存器 BBo为 B指令所需的全部微操作和控制信号。（1）ADD B，C（2）SUB A,H(B)+(C) B)(

36、AC)-(H) AC)(1) 加法指令 ADD B, C两个操作数都是寄存器寻址。该指令实现如下操作：(B)+(C) B微操作和控制信号如下： 取指周期（PC）MARAB； （PC ，MAR 有效）inout1R；M（MAR）MDR；（MDR）IR； （MDR ，IR 有效）inout（PC）+1PC。 执行周期（C）Y； （C ，Y 有效）outin- 12 -（B）+YZ； （B ，ALU ，+，Z 有效）out ininZB。 （Z ，B 有效）outin(2) 减法指令 SUB A，H两个操作数都是寄存器寻址。该指令实现如下操作：微操作和控制信号如下： 取指周期同前(AC) - (H) AC 执行周期（H）Y； （H ，Y 有效）outin（AC）- YZ； （AC ，ALU ，-，Z 有效）outZAC。 （Z ，AC