实验位同步信号提取实验

1、 /5 #/5 /5实验六位同步信号提取实验一、实验目的1掌握用数字环提取位同步信号的原理及对信息代码的要求。2掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。二、实验内容1观察数字环的失锁状态、锁定状态。2观察数字环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差的关系。3观察数字环位同步器的同步保持时间与固有频差之间的关系。三、实验器材1信号源模块2同步信号提取模块320M双踪示波器一台4频率计（选用）一台四、实验原理1.电路分析位同步也称为位定时恢复或码元同步。在任何形式的数字通信系统中，位同步都是必不可少的，无论数字基带传输系统还是数字频带传输系统，无论相

2、干解调还是非相干解调，都必须完成位同步信号的提取，即从接收信号中设法恢复出与发端频率相同的码元时钟信号保证解调时在最佳时刻进行抽样判决，以消除噪声干扰所导致的解调接收信号的失真，使接收端能以较低的错误概率恢复出被传输的数字信息。因此，位同步信号的稳定性直接影响到整个数字通信系统的工作性能。位同步的实现方法分为外同步法和自同步法两类。由于目前的数字通信系统广泛采用自同步法来实现位同步，故在此仅对位同步中的自同步法进行介绍。采用自同步法实现位同步首先会涉及两个问题：（1）如果数字基带信号中确实含有位同步信息，即信号功率谱中含有位同步离散谱，就可以直接用基本锁相环提取出位同步信号，供抽样判决使用；（

3、2）如果数字基带信号功率谱中并不含有位定时离散谱时，怎样才能获得位同步信号。数字基带信号本身是否含有位同步信息与其码型有密切关系。应强调的是，无论数字基带信号的码型如何，数字已调波本身一般不含有位同步信息，因为已调波的载波频率通常要比基带码元速率高得多，位同步频率分量不会落在数字已调波频带之内，通常都是从判决前的基带解调信号中提取位同步信息。二进制基带信号中的位同步离散谱分量是否存在，取决于二进制基带矩形脉冲信号的占空比。若单极性二进制矩形脉冲信号的码元周期为T,脉S冲宽度为T，则NRZ码的T=T,则NRZ码除直流分量外不存在离散谱分量，即没有位S同步离散谱分量1/T;RZ码的T满足0TvT,

4、且T通常占空比为50%，此时的RZ码含SS有n为奇数的n/T离散谱分量，无n为偶数的离散谱分量，这就是说，RZ码含有位同步离S散谱分量。显然，为了能从解调后的基带信号中获取位同步信息，可以采取两种措施：（1）如原始数字基带码为NRZ码，若传输信道带宽允许，可将NRZ码变换为RZ码后进行解调；（2）如调制时基带码采用NRZ码，就必须在接收端对解调出的基带信号进行码变换，即将NRZ码变换成RZ码，码变换过程实质上是信号的非线性变换过程，最后再用锁相环（通常为数字锁相环）提取出位同步信号离散谱分量。将NRZ码变为RZ码的最简单的办法是对解调出的基带NRZ码进行微分、整流，即可得到归零窄脉冲码序列。下

5、面简单介绍一下数字锁相环的组成原理。数字锁相环的主要特点是鉴相信号为数字信号，鉴相输出也是数字信号，即环路误差电压是量化的，没有模拟环路滤波器。由于数字锁相环的输入是经过微分和全波整流后的信号，故这种数字环也称为微分整流型数字锁相环，其原理框图如图6-1所示。该电路由码型变换器、鉴相器、控制调节器组成，各部分的作用如下：码型变换器图6-1微分整流型数字锁相环组成原理框图码型变换器完成解调出的基带NRZ码到RZ码的变换，使鉴相输入信号X含有位同步离散谱分量。鉴相器用于检测信号X与输出位同步信号（分频输出D）相位间的超前、滞后关系，并以量化形式提供表示实时相位误差的超前脉冲F和滞后脉冲G,供控制调

6、节器使用。当分频输出位同步信号D相位超前与信号X时，鉴相器输出超前脉冲F（低电平有效）；反之，则输出滞后脉冲G（高电平有效），二者均为窄脉冲。控制调节器的作用是根据鉴相器输出的误差指示脉冲，在信号D与信号X没有达到同频与同相时调节信号D的相位。高稳定晶振源输出180相位差、重复频率为nf0的A、B两路窄脉冲序列作为控制调节器的输入，经n分频后输出重复频率为f0的被调位同步信号D,它与信号X在鉴相器中比相。因超前脉冲F低电平有效并作用于扣除门（与门），平时扣除门总是让脉冲序列A通过，故扣除门为常开门，又因滞后脉冲G高电平有效并作用于附加门（与门），平时附加门总是对序列B关闭的，故附加门为常闭门。

7、当信56 /5 /512 /5号D的相位超前与信号X的相位时，鉴相器输出窄的低电平超前脉冲F,扣除门（与门）将从脉冲序列A中扣除一个窄脉冲，则n分频器输出信号D的相位就推迟了Ts/n（相移360。/n），信号D的瞬时频率也被调低；当信号D的相位滞后于信号X的相位时，鉴相器输出窄的高电平滞后脉冲G,附加门（与门）此时打开让脉冲序列B（与脉冲序列A保持180。固定相差）中的一个脉冲通过，经或门插进来自扣除门输出的脉冲序列A中，则分频器输入多插入的这个脉冲使n分频器输出信号的D相位提前了Ts/n（相移360/n），信号D的瞬时频率则被提高。由此可见，环路对信号D相位和频率的控制调节是通过对n分频器输

8、入脉冲序列步进式加、减脉冲实现的，经环路的这种反复调节，最终可达到相位锁定，从而提取出位同步信号。2.性能指标位同步系统的性能通常是用相位误差、建立时间、保持时间等指标来衡量。数字锁相法位同步系统的性能如下。a）相位误差ee数字锁相法提取位同步信号时，相位误差主要是由于位同步脉冲的相位在跳变地调整所引起的。因为每调整一步，相位改变2n/n（n是分频器地分频次数），故最大的相位误差为2n/n。用这个最大的相位误差来表示。e，可得9=360/n（61）e上面已经求得数字锁相法位同步的相位误差9e有时不用相位差而用时间差T来表示相ee位误差。因每码元的周期为T,故得e62)b）同步建立时间ts同步建

9、立时间即为失去同步后重建同步所需的最长时间。为了求这个最长时间，令位同步脉冲的相位与输入信号码元的相位相差T/2秒，而锁相环每调整一步仅能移T/n秒，故所需最大的调整次数为63)接收随机数字信号时，可近似认为两相邻码元中出现01、10、11、00的概率相等，其中，有过零点的情况占一半。由于数字锁相法中是从数据过零点中提取作比相用的标准脉冲的，因此平均来说，每2T秒可调整一次相位，故同步建立时间为T=2TN=nT（秒）（64）sc）同步保持时间tcc当同步建立后，一旦输入信号中断，由于收发双方的固有位定时重复频率之间总存在频差AF,收端同步信号的相位就会逐渐发生漂移，时间越长，相位漂移量越大，直

10、至漂移量达到某一准许的最大值，就算失步了。设收发两端固有的码元周期分别为T1=1/F和T2=1/F，则AF莎065)F-F21FF12二1/F式中的F0为收发两端固有码元重复频率的几何平均值，且有66)由式（65）可得=AFF0(67)再由式（66）,上式可写为T-T1T0AF(68)式（68）说明了当有频差AF存在时，每经过T0时间，收发两端就会产生IT-TI的时间漂移。反过来，若规定两端容许的最大时间漂移为T0/K秒（K为一常数），需要经过多少时间才会达到此值呢？这样求出的时间就是同步保持时间t。代入式（68）后，得CT/KAF0=tFc01解得(69)t=cAFK若同步保持时间t的指标给

11、定，也可由上式求出收发两端振荡器频率稳定度的要求为CAF二丄tKc此频率误差是由收发两端振荡器造成的。若两振荡器的频率稳定度相同，则要求每个振荡器的频率稳定度不能低于(610)AF1=+2F2tKF0c0SW501SW-DIP4VCCT201/819.2/718-3Z617-4/5161514131211VCCRSTP17P3.0P16P3.0P15XTAL2P14XTAL1P13P32P12P33P11P34P10P35P37GNDU50889C2051123OXTAI彳618910RSTNRZ-INS502TP502位同步输出S503TP503图6-2位同步电路原理图本实验只能从码速率为1

12、5.625KHz、10KHz、8KHz、4KHz（通过拨码开关SW501选择）的NRZ码中提取出位同步信号。以码速率为15.625KHz的NRZ码为例，将SW501的第一位拨上后，数字锁相环的本振频率就被设置在15.625KHZ。在图6-2中，单片机U508B（89C2051）将输入的NRZ码与数字锁相环本振输出的信号的相位进行鉴相（比较两个信号的上升沿），用将相位差进行量化后得到的数值对数字锁相环本振输出的相位进行调整，最后得到正确的位同步信号。五、实验步骤1将信号源模块、同步信号提取模块小心地固定在主机箱中，确保电源接触良好。插上电源线，打开主机箱右侧的交流开关，再分别按下两个模块中的开关

13、POWER1、P0WER2，对应的发光二极管LED001、LED002、D500、D501发光，按一下信号源模块的复位键，两个模块均开始工作。将信号源模块的位同步信号的频率设置为15.625KHZ（通过拨码开关SW101、SW102进行设置），将信号源模块输出的NRZ码设置为1、0交替码（通过拨码开关SW103、SW104、SW105进行设置）。将同步信号提取模块的拨码开关SW501的第一位拨上，即将数字锁相环的本振频率设置为15.625KHZ,然后将信号源模块输出的NRZ码从信号输入点“NRZ-IN”输入，按一下同步信号模块上的“复位”键，使单片机开始工作，以信号源产生的位同步信号“BS”为

14、内触发源，用示波器双踪同时观察信号输出点“位同步输出”的信号与信号源中的“BS”信号。特别注意的是，本模块只能提取NRZ码的位同步信号，而且当信号源模块中的位同步信号的频率偏离同步信号提取模块设置的数字锁相环的本振频率过远时，将无法正确提取输入信号的位同步信号。本实验中数字锁相环共有15.625KHz、10KHz、8KHz、4KHz四种本振频率可供选择，分别对应拨码开关SW501的1、2、3、4位，实验时请注意正确选择。（注意当锁相频率改变时，重新按下同步模块上的“复位”键，位同步信号才能正确提取）六、输入、输出点参考说明输入点参考说明NRZ-IN：NRZ码输入点。输出点参考说明位同步输出：提取的位同步信号输出点。拨码开关SW501的1、2、3、4位分别对应数字锁相环的15.625KHz、10KHz、8KHz、4KHz四种本振频率。七、实验思考题设数字环固有频差为允许同步信号相位抖动范围为码元宽度Ts的n倍，求同步保持时间t及允许输入的NRZ码的连“1”或“0”个数最大值。C数字环同步器的同步抖动范围随固有频差增大而