《数字钟(打印格式)合集五篇》

1、精品文章数字钟(打印格式合集五篇第一篇：数字钟（打印格式）课程设计任务书（指导教师填写）课程设计名称电子技术课程设计学生姓名专业班级设计题目数字钟一、课程设计的任务和目的的变化，变化周期为24小时，并且具有整点报时和校时功能。目的：掌握数字电子钟的设计、组装、调试方法。掌握有关集成电路的工作原理。二、设计内容、技术条件和要求1.设计数字电子钟：.在 00 点 00 分 00 秒到 23 点 59 分 59 秒之间循环显示。整点报时功能：要求在每一个整点进行报时，在每小时 59 分 51 秒、53 秒、55 秒、57 秒分别发出一声低音，在每小时59 分 59 秒报时出一声高音，低音用500hz

2、信号让扬声器发声，高音用1000hz信号。.校时“分”以1hz的频率变化，并且互不影响。2.根据上述要求，画出电路框图、原理总图。3.对原理图进行仿真。在实验箱上组装、调试。精品文章5.撰写设计总结报告。三、时间进度安排。本课程设计共两周时间。第一周。理论设计。周一布置设计任务；提出课程设计的目的和要求；讲解电子电路的一般设计方法和电子电路的安装、调试技术；明确对撰写总结报告和绘制原理总图的要求；安排答疑、实验时间。周二至周五学生查资料，进行理论设计，其中安排三次答疑，指导学生设计。周五下午交设计草图供老师审阅。第二周。仿真和安装调试、撰写设计总结报告。周一至周二在eda实验室对其设计的电路进

3、行仿真，并可根据仿真情况修正设计以确定设计正确，能完成设计要求。周二至周五在实验箱上进行安装、调试，并通过老师验收。最后，撰写设计总结报告、绘制原理总图。四、主要参考文献计指导书；集成电路手册。指导教师签字：年月日第二篇：数字钟考试报告格式说明数字钟考试报告格式说明实验项目名称：数字钟的设计与制作第一部分一，实验目的。设计一个有 60 进制和 24 进制（或 12 进制）计数功能并通过译码器及七段数码管显示的电路。精品文章功能要求：在连续脉冲的触发下，秒、分为60进制计数，时为24进制（或12进制）计数，并且要求有译码、显示。二，所用的器件数字实验箱、2-5-10 进制计数器（七段数码管等三，

4、设计步骤1，熟悉要使用的芯片，数码管。画出引脚图，功能表。2，设计出有 6 位计数、译码、显示的电路图；先分图再总图。线图）34，按设计电路在实验箱上构成实物。第二部分1，画出6位计数、译码、显示电路的总图全图。23，按设计电路在实验箱上构成实物4，进行功能测试，验证其正确性第三部分做结论、总结总之一个设计性实验报告是在假设大家都不知道工作原理的前提下写的，一份好的设计性实验报告就是给外行人也能看懂的报告，精品文章第三篇：数字钟电子技术课程设计_24_小时_数字钟学院：电子信息工程学院任课老师：张学成课程设计：数字钟学号：25号班级：095姓名：黄伟目录一、课程设计的设计任务和基本要求1二、总

5、体框图1三、选用器件及部分器件使用说明6四、功能模块14五、总体设计电路图17六、课程设计的心得体会19七、参考文献20数字钟数字钟是用数字集成电路构成的、用数码显示的一种现代计时精品文章器，与传统机械表相比，它具有走时准确、显示直观、无机械传动装置等特点。因而广泛应用于车站、码头、机场、商店等公共场所。在控制系统中，也常用来作定时控制的时钟源。一、课程设计的设计任务与基本要求（12）小时计数器用24进制计数器。（34）采用 led5）要求电源电压+5伏+10伏。二、总体框图（一）各个模块及功能数字式计时器一般都由振荡器、分频器、计数器、译码器、显示六十进制计数器、译码器、显示器构成。其原理图

6、如图6.1.1所示。1.振荡器振荡器是数字钟的核心。振荡器的稳定度及频率的准确般来说，振荡器的频率越高，计时精度越高，如果精度要求不高也可以采用集成逻辑门与 rc 组成的时钟源振荡器或由集成定时器 555 与精品文章rc组成的多谐振荡器。这里选用多谐振荡器，设振荡频率f=1kkz。图 6.1.1 数字钟原理框图2. 74ls90是二 1 3片级连则可获得所需要的频率信号：第 1 片的 q0 端输出频率为 1hz 标准秒 100khz 5片 74ls90进行级联。3.时间计数器由总系统框图可知，数字时钟需要两个六十进制计数器分别用作“分”和“秒”的计数，还需要一个二十四进制计数器 。4.校时电路

7、在计数开始或计时出现误差时，必须和标准时间校到标准时间。将“秒”信号分别引到“分”和“时”的脉冲输入端以便快速校准“分”5.译码器、驱动及显示电路从数字钟计数器输出的信号为8421bcd代码，需要经译码变成七段字形代码，用七段数码管显示出来。七段数码管分共阴，共阳两种，这里选用共阴数码管，相应的译码器采用 。由于采用静态方式显示，每个数码管必须有一个相应的译码器将8421bcd代码译成七段字形代码。（二）方案设计及选择方案一。由集成逻辑门与 rc 组成的时钟源振荡器或由集成电路定时器555与 rc组成的多谐振荡器作为时间标准信号源。如图（1）精品文章所示。图（1）路。石英晶体振荡器的作用是产生

8、时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。图（2）如图（2）所示为电子手表集成电路中的晶体振荡器电路，常取晶振频率为 ，因其内部有 15 级 2 分频集成电路，所以输出端正好可得到1hz的标准脉冲。 555振荡器产生脉冲经过整形、分步获得1hz的脉冲。一般来说，振荡器的频率越高，计时精度就越高。三、选用器件及部分器件的使用说明74ls901片，74ls1606片，74ls0019片，74ls082片。74ls044片74ls90逻辑框图74ls90逻辑符号74ls90 逻辑功能。74ls90 是异步二-十进制加法计数器，它即可以做二进制加法计数器，有可以做五进制和

9、十进制加法计数器。助 （1（2）对计数器清零，借助（1（2）将计数器置精品文章9，其功能如下；（1）计数脉冲从cp1输入，qa作为输出端，为二进制计数器。（2）计数脉冲从cp2qb输出端，为异步五进制3）若将 cp2 和 qa 相连，计数脉冲由 cp1 输入，、qa84214）若将cp1和 qd相连，计数脉冲由cp2qa作为输出端，则构成异步5421码十进制加法计数器。（5）清零、置9功能a）异步清零当 r0（1r0（2）均为“1s9（s9（2）中有“0”时，实现异步清零功能，即qdqcqbqa0000。）置 9功能当 s9（1s9（2）均为“1r0（1r0（2）中有“0”时，实现置9功能，即

10、qdqcqbqa100174ls90逻辑功能表74ls90内部原理图74ls02逻辑框图（异或逻辑框图）74ls02逻辑符号74ls02内部原理图74ls02逻辑功能表异或逻辑功能如下。当ab不同时，输出y 为 1；而b相同时，输出y 为 0。2输入端四或非门74ls00逻辑框图（与非逻辑框图）精品文章74ls00逻辑符号74ls00内部原理图74ls00逻辑功能表（与非逻辑功能表）与非门逻辑功能：将 a、b 先进行与运算，然后将结果求反，最后得到的b的与非运算结果.因此，可以把与非运算看作是与运算和非运算的组合.2输入端四与非门74ls08逻辑框图（与门逻辑框图）74ls08逻辑符号74ls

11、08内部原理图74ls08逻辑功能表（与门逻辑功能表）才发生。2输入端四与门74ls04逻辑框图（非门逻辑框图）74ls04逻辑符号74ls04内部原理图74ls04逻辑功能表（非门逻辑功能表）备时，结果一定发生。四、功能模块1.每个模功能块要分别打印出电路图，并详细说明每一模块的逻辑功能，每一器件的逻辑功能，器件之间的连接关系精品文章准确度决定了数字钟计时的准确程度，通常选用晶振构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高，如果精度要求不高也可以采用集成逻辑门与 rc 组成的时钟源振荡器或由集成定时器555与 rcf=1kkz。电路图如下（二）分频器分频器的功能是产生标准脉冲信号

12、，因为 74ls90是二五十进制计数器，第 1 片的 q3 端输出为 。如果振荡频率为100khz时，就需要 5片 74ls90进行级联。电路图如下图所示制计数器分别用作“分”和“秒”的计数，还需要一个二十四进制计数器作“小时”的计数。计数器可以采用前面的中规模集成计数器。电路图如下所示入一个超出常规计时许2达到标准时间。将震荡信号分别引到“分”和“时”的脉冲输入端以三、总体设计电路图1.数字式计时器一般都由振荡器、分频器、计数器、译码器、显精品文章别由六十进制计数器、译码器、显示器构成。555振荡器发生脉冲信号，经过分频器最后输出1hz信号，把分频器的 q3 接到计数器的 ina 处，使分频

13、器与计数器相连。然后计数器与显示器相连，秒、分、时分别对应着。另外还有校正部分，图见校时电路的电路图。左边的开关是时校正，中间的开关是分校正，可以手动校正。接触不良，经过检查，成功的排除了故障。当再一次打开数字实验箱开关后，还是跟第一次一样，只显示50秒，然后秒的数字就再运行。 74ls90后，数字钟正常运行，秒到六十向分进一，分到六十向时进一，时到二十四时，自动回到零。自此，实验全部完成。六、课程设计的心得体会课程设计是培养学生综合运用所学知识，发现，提出，分析和解术是非常之重要。回顾此次课程设计，至今我仍感慨颇多，的确，从选题到定稿，从理论到实践，在整整两周的日子里，可以说是苦多于精品文章

14、使我懂得了理论与实际相结合的重要性，只有理论知识是远远不够的能力。在设计中遇到的问题有很多，这毕竟是第一次，难免会遇到今后的学习中我要更加努力奋斗。在百度的帮助下都一一解决。在此我十分感谢百度对我的帮助和支持。第四篇：数字钟数字钟电子技术课程设计报告数字电子技术课程设计报告题目：数字钟的设计与制作学年学期：专业班级：学号：姓名：指导教师及职称：讲师时间：地点：设计目的熟悉集成电路的引脚安排.掌握各芯片的逻辑功能及使用方法.了解面包板结构及其接线方法.了解数字钟的组成及工作原理.熟悉数字钟的设计与制作.设计要求设计指标时间以12小时为一个周期别对时及分进行单独校时，使其校正到标准时间;为了保证计

15、时的稳定及准确须由晶体振荡器提供表针时间基准信号.2.设计要求画出电路原理图（或仿真电路图）元器件及参数选择电路仿真精品文章与调试;.3.制作要求自行装配和调试，并能发现问题和解决问题.4.编体会设计原件设计原理得到的。秒计数器到60分计数器到 60 后，对时计数器送入一个脉冲，进行时计数，时计数器是12 12 cb555定时器产生震荡周期为一秒的标准秒脉冲，由74ls161采用同步预置数法分别组成六十进制的秒记数器、六十进制分记数器、十 2 进制时记数器，使用74ls481）秒信号发生器秒信号由555过调解 r 或 c 的值来改变。当c=10uf。由公式得当 rw=47k时输出端输出震荡频率

16、为。周期是1秒，即可作为秒的脉冲输入标准秒脉冲。555定时器组成的多谐振荡电路如下：图 2555定时器组成的多谐振荡电路（2）计数电路60进制计数器有 2片 74ls161和 74ls00法和清零法的反馈。利用 74ls161 和 74ls00 即可以组成 60 进制计数器作为分和秒计精品文章3）译码显示电路译码显示器电路由译码器74ls48和数码管组成三、制作调试.在第一次调试秒部分时，我们发现数码管没显示，经过检查发现是芯片的电源没有接。芯片接上电源和接地后，数码管正常工作。开始没有注意到555出现。四、总结六十进制的进位及二十四进制中，我对74ls161置数法和清零法有了接触不良以及接线

17、的错误，所以接线的时候一定要细心，不要接错。路连接并不是完全一致的此次的数字钟设计重在于仿真和接线，虽然能把电路图接出来，并能正常显示，但对于电路本身的原理并不是十分熟悉 .总的来说，通过这次的设计实验地增强了实验的动手能力.精品文章第五篇：数字电路课程设计数字钟摘要数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。来。秒计数器电路计满 60 后触发分计数器电路，分计数器电路计满6024小时后又开始下一轮的循环计数。决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。信号，需一定级数的分频器进行分频。计数器。有了“秒”信号，则可以根据60秒为124小时为1 60 进制，60 进制，

18、24 进制计数器，并输出一分，一小时，一天的进位信号。型。由于计数的起始时间不可能与标准时间（如北京时间）一致，故程要具有报时功能，当时间到达整点前 10 秒开始，蜂鸣器 1 秒响 1秒停地响5次。精品文章桥来实现数字钟电能的输入，使得可以方便地直接插入 220v 的交流电就可以正常地使用了。关键词数字钟振荡计数校正报时目录1 设 计 目 的 .42 设 计 任务.43 数字电子钟的组成和工作原理 .43.1数 字 钟 的 构成.43.2原理分析.43.3数字点钟的基本逻辑功能框图 .54. 数 字 钟 的 电 路 设计 .54.1 秒 信 号 发 生 器 的 设计 .64.2 时 间 计 数

19、 电 路 的 设计 .84.3译 码 显 示 电路 .104.4 正 点 报 时 电 路 的 设计 .124.5 校 时 电 路 的 设计得.135.146设计考心文参献.151设计目的在学完了数字电子技术基础课程的基本理论，基本知识后，程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题精品文章和解决问题的能力。2设计任务2.1 设计指标1.时间计数电路采用24进制，从 00开始到23后再回到00；2.各用2位数码管显示时、分、秒；3.具有手动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间；4.计时过程具有报时功能，当时间到达整点前 10 秒开始，蜂鸣器 1秒响1秒

20、停地响5次。5.为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。2.2 设计要求路原理图。3数字电子钟的组成和工作原理3.1 数字钟的构成数字钟一般由振荡器、分频器、计数器、译码器、显示器、校时路。3.2 原理分析数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。精品文章来。秒计数器电路计满 60 后触发分计数器电路，分计数器电路计满6024小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要具有报时功能，当时间到达整点前10 秒开始，蜂鸣器 1 秒响 1 秒停地响5次。3.3 数字点钟的基本逻辑功能框图图 1数字钟的基本逻辑框图4数字钟

21、的电路设计号发生器的设计、时间计数电路的设计、译码驱动显示电路的设计、正点报时电路的设计、校时电路的设计几个部分。4.1 秒信号发生器的设计晶体振荡分频电路石英晶体振荡电路1.采用频率 32768hz的石英晶体。d1、d2 是反相器，d1 用于振荡，d2 用于缓冲整形。rf 为反馈电阻（10100mcmos反相器提供偏置，使其工作在放大状态。c1 是频率微调电容，改变 c1 可对振荡器频率作微量调整，c1 一般取 535pf。c2 是温度特性校正用的电容，一般取，电容 c精品文章1c2与晶体共同构成型网络，完成对振荡器频率的控制，并提供必要的1800相移，最后输出。图 4石英晶体振荡电路2.多

22、级分频电路将 32768hz 脉冲信号输入到 （内部结构如图 4）组成的脉冲振荡的 14 位二进制计数器，所以从最后一级q14 输出的脉冲信号频率为：如图6。再经过二次分频，得到1hz的标准信号脉冲，即秒脉冲如图7。图 5cd4060内部结构图 6脉冲分频电路图 7秒信号原理图图 8晶体振荡及分频电路4.2 时间计数电路的设计秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进 10进制计数器74ls162为双2-5-104.2.1选用两块74ls162采用异步清零的方法完成60精品文章数为例：计秒时，将秒个位计数单元的 qa 与（下降沿有效）相连 74ls162连接成10进制计数器，（下降沿有效）与z秒输入信号相连，qd可作为向上的进位信号与十位计数单元的a 相连。秒十位计数单元为进制计数器，需要进制转换。将进0110 qdqcqbqa为 0110时，同时对秒的个位和十位进行清0，另外qc可作为向上的进位信号与分个位的计数单元的a 相连。其具体连接图如图 9a 相连，其具体连接图如图9。7图 9六十进制计数器4.2.2 二十四进制计数器同样可以选用两块74ls162采用异步清零的方法完成24进制计数如图10。图 10二十四进制计数器4.3 译码显示电路译码显示电路是将计数器输出的 8421bc