存储器实验报告

PAGEPAGE34课程设计（报告）题目：计算机组成原理课程设计机电系计算机科学与技术专业学号：学生姓名：组号：同组成员：指导教师：成绩：2010年6实验一存储器实验一、实验目的1、掌握静态存储器RAM的工作特性和使用方法。2、了解6116RAM的读写电路二、实验电路及所用的芯片组成实验路图见图1-1，6116的管脚分配和功能见图1-2图1-1存储器电路图1-2（a）6116管脚分配图1-2（b）6116功能74LS273是一种带清除功能的8D触发器，1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作数据锁存器,地址锁存器。三、实验原理存储器实验电路由RAM(6116)，AR(74LS273)等组成。SW7～SW0为逻辑开关量，以产生地址和数据。6116A8～A10接地，故AR地址从00H～FFH,AR输出A7～A0,提供存储器地址，通过发光二极管或AR数码管可以显示地址。D7～D0为总线，通过发光二极管可以显示数据。当LDAR为高电平、BUSSW→为低电平，T3信号上升沿到来时，开关SW7～SW0产生的地址信号送入地址寄存器AR。当CE为低电平、WE为高电平、BUSSW→为低电平，T3上升沿到来时，开关SW7～SW0产生的数据写入存储器由A7-A0确定的存储单元内。当CE为低电平、WE为低电平、BUSSW→为高电平，T3上升沿到来时，存储器为读出数据，D7～D0显示由A7-A0所确定的地址中的数据。实验中，除T3信号外，CE、WE、LDAR、BUSSW→为电位控制信号，因此通过对应逻辑开关来模拟控制信号的电平，而LDAR、WE控制信号受时序信号T3定时。四、实验步骤及数据1．预置下表的逻辑按键状态(本次实验中下表状态不变，表中-B即-BUS)。SW3DPTJLDDR1LDDR2/ALU-BLDPC/PC-B/R0-B/R1-B/R2-BLDR0LDR1LDR2LDIRf011001011110000上述控制信号的预置选取了时钟信号f0(250KHz)，设置了单步操作方式，关闭了一些与本次实验无关的信号。2、实验步骤按表2进行。实验对表中的开关进行置1或置0，即对有关控制信号置l或置0,对应的二极管为亮或熄灭。表格中有↑处即是按一次P0键。表一运算器实验步骤及显示结果表注意：表中列出的总线显示D7～DO及地址显示A7～A0，显示情况是:在写入RAM地址时，由SW1开关量地址送至D7～D0，总线显示的是开关量，而A7～A0则显示上一个地址，在按P0后，地址才进入RAMAR寄存器，即在单次脉冲(T3)作用后，A7～A0同D7～D0才显示一样五、实验小结芯片的一些功能在上面已经提了，在这儿就不讲了，不过在实验的过程中要特别注意，对于6116芯片不要掉电，因为6116为静态随机存储器，如果掉电，所存的数据全部丢失！，这一点在实验的过程中我们都深有体会。实验二数据通道实验一、实验目的1、了解运算器模块与存储器模块如何连接。2、掌握计算机数据通道的工作原理。二、实验电路及所用芯片作用<见图1>图1数据通道电路图图1-2（a）6116管脚分配图1-2（b）6116功能6116是一种2K*8位的高速静态CMOS随机存取存储器,其基本特征是（1）高速度存取时间为100ns/120ns/150ns/200ns(分别以6116-10、6116-12、6116-15、6116-20为标志)。（2）低功耗（3）与TTL兼容。（4）管脚收出与标准的2K*8b的芯片（例如，2716芯片兼容）。（5）完全静态——无须时钟脉冲与定时选通脉冲。（6）HM6116有11条地址线、8条数据线、1条电源线、1条接地线GND和3条控制线，运算的结果是被送到6116芯片。74LS273是一种带清除功能的8D触发器，D0～D7为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作数据锁存器,地址锁存器。第一脚WR：主清除端，低电平触发，即当为低电平时，芯片被清除，输出全为0（低电平）；CP（CLK）：触发端，上升沿触发，即当CP从低到高电平时，D0~D7的数据通过芯片，为0时将数据锁存，D0~D7的数据不变。74LS138就是38译码器，是TTL系列的，也就是74系列，有三个输入端A0，A1,A2,其中A2是高位，输出是八个低电平输出Y0~Y7。三、实验原理数据通路实验是将前面进行过的运算器实验模块和存储器实验模块两部分电路连在一起组成的。原理图见图一。实验中，除T4、T3信号来自单脉冲P0，所有控制信号为电位控制信号，这些信号由逻辑开关来模拟，其信号的含义与前两个实验相同。四、实验步骤及数据1．预置下表的逻辑按键状态SW3DPTJLDPC/PC-B/R0-B/R1-B/R2-BLDR0LDR1LDR2LDIRf011011110000上述取了时钟信号f0，实验在单步方式下进行，关闭一些与本实验无关的控制信号。2．实验操作按表二进行表二表二中，列出了数据通路组成实验的一部分实验步骤，其它部分同表中的实验步骤类似，只是实验的数据及存储单元不同。表中带X的内容是随机状态，它的电平不影响实验结果。表中带↑的地方表示按单次脉冲P0，无↑的地方不要按单次脉冲P0。五、实验小结在实验的过程中特别应该注意，A7～A0所接的地址显示灯显示情况是在单次脉冲P0后，A7～A0的显示才与表中相同，否则显示的是上一个地址。实验三微程序控制器的设计一、实验目的深入学懂计算机各种指令的设计和执行过程，掌握微程序设计的概念二、设计思路（原理等）设计的指令系统，必须能够实现数据传送，进行加、减运算和无条件转移，而寻址方式方式又有：累加器寻址、寄存器寻址、寄存器间接寻址、存储器直接寻址、立即数五种，进而想到如下指令：（１）24位控制位分别介绍如下：XRD：外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。EMWR：程序存储器EM写信号。EMRD：程序存储器EM读信号。PCOE：将程序计数器PC的值送到地址总线ABUS上。EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。IREN：将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器uPC。EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。ELP：PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。MAREN：将数据总线DBUS上数据打入地址寄存器MAR。MAROE：将地址寄存器MAR的值送到地址总线ABUS上。OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT里。STEN：将数据总线DBUS上数据存入堆栈寄存器ST中。RRD：读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。RWR：写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。CN：决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。FEN：将标志位存入ALU内部的标志寄存器。X2：X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。X1：见16页表。X0：WEN：将数据总线DBUS的值打入工作寄存器W中。AEN：将数据总线DBUS的值打入累加器A中。S2：S2、S1、S0三位组合决定ALU做何种运算。本实验采用五条机器指令,根据上面所说的工作原理,设计参考实验程序如下:地址(二进制)机器指令(二进制)助记符说明0000000000000000IN“数据输入电路”中的开关状态®R00000000100010000ADDR0+[0AH]®R00000001000001010[OAH]0000001100100000STAR0®[0BH]0000010000001011[0BH]0000010100110000OUT[0BH]®BUS0000011000001011[0BH]0000011101000000JMP00H®PC0000100000000000[00H]00001001000000000000101000000001[0A]单元的加数任意自定此处为01H0000101100000001[0BH]求和结果其中IN为单字长8位其余为双字长指令，其余为双字长指令，××××××××为addr对应的二进制地址码。为了向RAM写入、读出机器指令，并能启动程序执行，还须设计三个控制台操作微程序。存储器读（KRD）：拨动总清开关CLR后，控制台开关SWB、SWA为“00”时，按START微动开关，可对RAM连续手动读操作。存储器写（KWE）：拨动总清开关CLR后，控制台开关SWB、SWA为“01”时，按START微动开关，可对RAM连续手动写操作。启动程序（RP）：拨动总清开关CLR后，控制台开关SWB、SWA为“11”时，按START微动开关，即可转入到第01号“取址”微指令，启动程序运行。上述三条控制台指令用两个开关SWB、SWA的状态来设置，其定义如下：SWBSWA控制台指令00读内存（KRD）01写内存（KWE）11启动程序（RP）（二）在实验中使用的模型机的微指令格式如下表给定，长度共24位。微指令译码电路如图1：图1微指令译码电路图中MS24—MS16对应于微指令的第24—16位，S3S2S1S0MCn为运算器的方式控制；WE为外部器件的读写信号，‘1’表示写，‘0’表示读；1A、1B用于选通外部器件，通常接至底板IO控制电路的1A1B端，四个输出Y0Y1Y2Y3接外部器件的片选端。MS15—MS13对应于微指令中的F1，经锁存译码后产生6个输出信号：LRi、LDR1、LDR2、LDIR、LOAD、LAR。其中LDR1、LDR2为运算器的两个锁存控制；LDIR为指令寄存器的锁存控制（见系统介绍中指令寄存器电路）；LRi为寄存器堆的写控制，它与指令寄存器的第0位和第1位共同决定对哪个寄存器进行写操作（见系统介绍中寄存器堆电路和图2）；LOAD为程序计数器的置数控制，LAR为地址寄存器的锁存控制（见系统介绍中程序计数器和地址寄存器电路）。以上6个输出信号均为‘1’有效。图1中MS12—MS10对应于微指令中的F2，经锁存译码后产生6个输出信号：RAG、RBG、RCG、299-G、ALU-G、PC-G。其中RAG、RBG、RCG分别为寄存器Ax、Bx、Cx的输出控制（见系统介绍中寄存器堆电路）；299-G为移位寄存器的输出控制；ALU-G为运算器的输出控制；PC-G为程序计数器的输出控制（见系统介绍中程序计数器和地址寄存器电路）。以上信号均为‘0’有效。图5—3中MS9—MS9对应于微指令中的F3，经锁存译码后产生6个输出信号：P1、P2、P3、P4、AR、LPC。其中P1、P2、P3、P4位测试字，其功能是对机器指令进行译码，使微程序转入相应的微地址入口，从而实现微程序的顺序、分支和循环运行（AR为运算器的进位输出控制；LPC为程序计数器的时钟控制（见系统介绍中程序计数器电路）。以上信均为1的时候有效。图2指令译码器电路微指令中的uA5-uA0为6位的后续微地址,前面几位为直接控制字段，直接与相应的控制门连接，F1,F2,F3为3个译码字段,分别由三个控制位译码出多位。其含义如下:Ｆ１、Ｆ２、Ｆ３三个字段的编码方案如表1－1：表1-1微程序控制器的结构与微指令的格式密切相关。微程序控制器由控制存储器、微地址寄存器、微命令寄存器和地址转移逻辑几部分组成。微地址寄存器和微命令寄存器两者的总长度即为一条微指令的长度，二者合在一起称为微指令寄存器。●控制存储器（ROM）ROM中存放微程序，也就是全部的微指令。ROM的容量取决于微指令的总数。假如控制器需要128条微指令，则微地址寄存器长度为7位。ROM的字长取决于微指令长度。如果微指令为32位，则ROM的字长就是32位。实际应用中ROM可采用EPROM或E2PROM、EAROM，用户写入和修改微程序比较方便。●微命令寄存器微命令寄存器暂存由控制存储器中读出的当前微指令中控制字段与测试判别字段信息，可由8D寄存器组成。●微地址寄存器微地址寄存器暂存由控制存储器读出的当前微指令的下址字段信息。它可由带RD、SD强置端的D触发器组成。其中时钟端和D端配合用做ROM的读出打入，用SD进行下址修改。●地址转移逻辑微指令由ROM读出后直接给出下一条微指令的地址，这个地址就放在微地址寄存器中。当微程序出现分支时通过地址转移逻辑去修改微地址寄存器内容，并按修改好的微地址读出下条微指令。地址转移逻辑是一个组合逻辑电路，其输入是当前微指令的判别测试字段Pi、执行部件反馈的“状态条件”及时间因素T4。●控制时序信号上图中标明了一个基本机器周期中的控制时序信号。例如用上一周期的T4时间按微地址寄存器内容从ROM中读一条微指令，经过一段时间后被读出，用当前周期的T1时间打入到微指令寄存器。T2、T3时间用来控制执行部件进行操作。T4时间修改微地址寄存器内容并读出下一条微指令。三、设计步骤：(一)、拟订指令系统指令系统是设计计算机的依据，拟订指令系统将涉及基本字长、指令格式、指令种类、寻址方式等内容。基本字长：程序设计平台中配置的存储器容量为256*8，可知道基本字长定为8位。指令格式：指令格式可有单字长和双字长指令两种，在双字长格式中，第二字节一般定义为操作数或操作数地址。指令格式为：操作码OP源操作数目的操作数指令类型：模型机有单操作数指令、双操作数指令和无操作数指令。操作码OP共四位，最多可定义16条指令。数据的传送单位为8位数据的传送范围R—>RR—>RAMRAM—>R寻址方式：由于指令较短，操作数字段仅两位，为了简化硬件设计，将操作数字段和目的操作数字段的寻址定义为不同的含义。源操作数字段寻址方式目的操作数寻址方式00R000R101（R0）01（R1）10I10I11D11DRi表示操作数就在寄存器中（Ri）表示操作数地址在寄存器中I指令的第二个字节为操作数或称立即寻址（D）指令的第二个字节为操作数的地址源操作数使用R0寻址目的操作数R1寻址(二)、确定总体结构根据要求设计数据通路框图2-1：图2-1数据通路结构框图2.1流程图图2-2微程序流程图当拟定“取指”微指令时，该微指令的判别测试字段为P（1）测试。由于“取指”微指令是所有微指令都使用的公用微指令，因此P（1）的测试结果会出现多路分支。我们使用指令寄存器的前4位（IR7－IR4）作为测试条件，出现5路分支，占用5个固定微地址单元。控制台命令的微程序流程，01为取指令微指令的地址：图2-3控制台流程图控制台操作作为P（4）测试，它以控制开关SWB，SWA作为测试条件，出现了3路分支，占用3个固定微地址单元。当分支微地址单元固定后，剩下的其他地方就可以一条微指令占用控存一个微地址单元随意填写。2.2微代码表当全部微程序设计完毕后，将每条微指令代码化，把流程图按微指令格式转化成“二进制微代码表”，如表2-2：表2-2二进制微代码表2.3确定连线图根据各部件的功能，确定好电路各个芯片的连接，如下：图2-4接线图连线时应按如下方法：对于横排座，应使排线插头上的箭头面向自己插在横排座上，对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。各部件功能：指令寄存器（IR）：指令寄存器用来保存当前正在执行的一条指令。当执行一行指令时。先把它从内存取到缓冲寄存器中，然后在传至指令寄存器。指令划分为操作码和地址码字段，由二进制数构成，执行任何给定的指令，必须对操作码进行测试[P（1）]，通过节拍脉冲T4的控制以便识别所要求的操作。指令译码器（ID）：根据指令中的操作码译码强制微控器单元的微地址，使下一条微指令指向相应的微程序首地址。输入设备（INPUTDEVTICE）：是一种二进制代码开关，实现数据输入。输入时，二进制开关数据直接经过三态门送到总线上，只要开关状态不变，输入的信息也不变。输出设备（OUTPUTDEVICE）：是一种数码块，完成数据输出。输出时，匠输出数据送到数据总线上，当写信号（W/R）有效时，将数据打入输出锁存器，驱动数据块显示。（三）设置情况1、寄存器的设置：R0,R1为通用寄存器，8位。IR为指令寄存器，8位。PC程序寄存器，8位。MAR为地址寄存器，8位。2、加法器的设置：采用8位带串行进位并行加法器。3、选择器的设置：连入A选择器的数据来源是RAM的读出数据和R0寄存器的数据。连入B选择器的数据来源是PC的数据和R1的数据。4、数据通路：数据通路的设计，在总体结构中是最重要的一个问题，模型机的数据通路是以总线为基础，以CPU为核心的。信息的传送路径：取指令MACPIRRAM—>选择器A—>Σ—>BUS—>IR送指令地址PBCPMARPC—>选择器B—>Σ—>BUS—>MAR指令计数器+1PBC0CPPCPC—>选择器B—>Σ—>BUS—>PCR0—>R1RACRR1R0—>选择器A—>Σ—>BUS—>R1R1—>RAMRBWRR1—>选择器B—>Σ—>BUS—>RAM(四)逻辑设计：总体结构设计之后，便开始总体结构中各部件的逻辑设计和部件之间的连接。1、加法器的逻辑设计：如附图2所示，模型机中的加法器是由八个一位全加器构成，全加器之间采用简单的串行进位。全加器逻辑原理如附图3所示：附图3如下2、选择器的设计：选择器A和选择器B的结构形式一样，如附图4所示，在控制电位EN0和EN1的控制下，分别选择R0的或R1的数据通过选择器，进入加法器。EN0和EN1是互斥的，高电平有效。3、寄存器的设计：不带复位的寄存器：结构中R0，R1通用寄存器，可存入操作数或结果、中间结果，每个寄存器均由8个D触发器构成。在CPRi的作用下接收总线的数据送入寄存器，输出连入选择器。结构如附图5所示。指令寄存器IR其结构同通用寄存器。带复位的寄存器：结构中MAR地址寄存器是一个带复位的寄存器，带复位是指当有复位信号时，MAR清零。逻辑图如附图6所示。程序计数器的设计：程序计数器结构如附图6所示。PC加1是通过加法器实现的。复位信号RET的作用是有复位信号时，计数器PC清零。部件之间的连接：由系统结构可看出，部位之间的连接是采用以CPU为中心的总线连接方式。加法器的输出通过总线BUS连接到所有寄存器和存储器的输入端，除指令寄存器IR和地址寄存器MAR的输出端外，其他部件的输出端分别送入选择器A和选择器B。连线图如附图1所示。(五)、确定控制方式控制命令是确定信息的流向，不同的数据通路需要不同的控制指令。即组合逻辑方式和微程序方式，模型机采用微程序方式。微程序的执行方式采用增量、垂直方式。1、微程序控制器的结构：微程序控制器的部件由设计平台提供。2、微程序控制器的时序：微程序控制器的时序如图所示：P脉冲的低电平用做控制存储器读命令µRDP脉冲的上升边沿将读出的微指令µIR负脉冲P的上升边沿将形成的后继地址送微程序计数器µPC，同时将运算结果（总线的数据）送指定的寄存器。3、微指令格式：微指令格式由三部分组成，既微指令字段定义，微命令形成逻辑和后继微地址产生逻辑。后继微地址产生逻辑：为简单起见只选三种后继微地址生成方式即增量方式、无条件转移方式、按操作码转移方式。当EN=1时，微程序计数执行加1操作当EN=0且JP=1时，无条件转移当EN=0且QJP=1时，按操作码转移4、微程序编写：（1）程序MOV105#,R0MOV201#,R1ADDR0,R1MOV3R1,(R0)（2）操作码二进制代码MOV1:0001MOV2:0010ADD:0011MOV3:0100（3）微程序入口（16进制代码）取指令入口:00HMOV1入口:10HMOV2入口:20HADD入口:30HMOV3入口:40H（4）指令执行流程图：指令流程：00RAM IRPC+1 PC10203040PCMARPCMARR0+R1R1R0MARPC+1PCPC+1PCPCMARR1RAMRAMR0RAMR1JPPCMARPCMARPCMARJPJPJP(5)编制微程序根据指令流程跟微指令格式开始编制微程序。二-四译码器逻辑原理如附图3所示。三-八译码器逻辑原理如附图8所示。全部微程序如表1所示。(六)分调将模式开关至于分调1、伟福系统平台上的所有开关和发光二极管均随意编制用做数据输入和状态显示典型部件如下：选择器A带复位的寄存器MAR不带复位的寄存器R0程序计数器PC在部件设计无错、连线无错、1032E的管脚定义无错时可生成下载文件下载到1032E中。2、单片机系统微程序经过检查无误后，将模式开关至分调后通过键盘写入响应的单元中。(七)统调将模式开关置于统调，此时平台上的开关及发光二极管的设置情况如下：开关K15--K0无效，不可编程使用L15--L0用于显示IR15--IR0的状态，不能作他用LED15--LED8用于显示从存储器读出的内容和数据总线BUS的内容不能再作他用LED7--LED0可编程到任意观测点，以显示系统运行的状态（1） 按复位健RET使MAR清洗、指令计数器清洗，保证从存储器0号单元取指令。使微程序计数器PC清洗，保证从而2#ROM，1#ROM的0#单元取指令微程序的第一条微指令。（2） 执行微程序按复位健后，PC、MAR为00号单元的内容是一条指令，指令代码读出后，在MA的作用下，进入加法器至总线。此时，总线上的内容点亮LED15-8，查看是否正确。注意的是：在没有按下次脉冲键前，数据通路的内容一直不变。按一次脉冲键又产生一负脉冲。该负脉冲反相后的上升沿产生CPIR，将上条微指令读出的指令代码送IR，同时上升沿还将PC+1。该负脉冲的低电平用以读出PC指示的第二条微指令。这样一一取出微指令并执行微指令就会读出并执行存放在MAR中的程序。四、测试流程与结果3.1连接线路按照图用排线连接好电路3.2写程序方法一：手动写入先将机器指令对应的微代码正确的写入2816中。使用控制台KWE和KRD微程序进行机器指令程序的装入和检查。A．使编程开关处于“RUN”,STEP为“STEP”状态，STOP为“RUN”状态。B．拨动总清开关CLR（0→1），微地址寄存器清零，程序计数器清零。然后使控制台SWB、SWA开关置为“01”，按动一次启动开关START，微地址显示指示灯显示“010001”，再按动一次START，微地址灯显示“C．写完程序后须进行校验。拨动总清开关CLR（0→1）后，微地址清零。PC程序计数器清零，然后使控制台开关SWB、SWA为“00”，按动启动START，微地址灯将显示“010000”，再按START，微地址灯显示为“010010”，第三次按START，微地址灯显示为“010111”方法二：联机读/写程序按照规定格式，将机器指令及微指令二进制表编辑成十六进制的如下格式文件。微指令中的微代码为24位微代码按从左到右分成3个8位，将此3个8位二进制代码化为相应的十六进制数即可。并将该格式文件用联机软件的传输文件功能传入实验系统。机器指令格式说明：$PXXYYXX十六进制地址YY机器指令代码程序：$P4000$P4110$P420A$P4320$P440B$P4530$P460B$P4740$P4800$P4A01微指令格式说明：$MXXYYYYYYXX十六进制地址YYYYYY微指令代码微程序：$M00018110$M0101ED82$M0200C048$M0300E004$M0400B005$M0501A206$M06959A01$M0700E00D$M08001001$M0901ED83$M0A01ED87$M0B01ED8E$M0C01Ed96$M0D028201$M0E00E00F$M0F00A$M1001ED92$M1101Ed94$M1200A017$M13018001$M14002018$M15070A01$M1600D181$M17070A10$M18068A113.3运行程序单步运行程序：A．使编程开关处于“RUN”状态，STEP为“STEP”状态，STOP为“RUN”状态。B．拨动总清开关CLR（0－>1），微地址清零，程序计数器清零。程序首址为00H。C．单步运行一条微指令，每按动一次START键，即单步运行一条微指令。对照微指令流程图，观察微地址显示灯是否和流程一致。D．单步运行结束后，检查存数单元(0BH)中的结果是否和理论值一致。连续运行程序：使“STATEUNIT”中的STEP开关置为“ECEX”状态。STOP开关置为“RUN”状态拨动CLR开关，清微地址及程序计数器，然后拨动START,系统连续运行程序，稍后将STOP拨至“STOP”时，系统停机。停机后，检查存数单元（0BH）结果是否正确。3.4测试验证此次测试验证的内容为FEH验证程序的内存映象(装入起始地址00H)如下：地址(二进制)内容(二进制)助记符说明0000000000000000IN将输入数据送R0寄存器0000000100010000ADD[OAH]0000001000001010RO+[0AH]—>R00000001100100000STA[0BH]0000010000001011R0—>[0BH]0000010100110000OUT[0BH]0000011000001011[0BH]—>LED0000011101000000JMP01000010000000000101H—>PC000010010000101000000001输入自定的数据00001011求和结果的存储单元表3-1验证程序内存映象INPUTDEVICE中输入为00000001时，在地址00001011单元上显示内容00000002，并显示02。单步运行是满足微程序流程图的运行顺序。五、心得体会：对于计算机专业的我们，在计算机组成这方面有一个系统化的概念和养成良好的动手能力这是必要的，为了达到这个目的，这次的实训，老师要我们设计一个微程序控制器，以便对计算机组成能够深刻理解,达到学习计算机组成原理的目的。由于计算机设计的部件较多、结构原理较复杂，而我们都是初设计者，起初大家基本上都觉得相当困难和陌生，所以在整个设计过程中采取的是由浅入深，由简单到复杂的方法，通过这次设计，大家都清楚的了解了计算机的基本组成、基本原理和设计思路、设计步骤、调试步骤，同时也让我们对数据选择器、移位器、加法器、运算器、存储器和微程序控制器，有了更深刻的认识，最终清晰的建立起整机概念。最重要的是在实验的过程中，大家都获得了一套适合自己的思考问题的方法，这对我们以后的学习是有益处的。虽然计算机组成原理的课程设计的学习已经结束,是科学技术是不断发展的，我们只有不断学习，才能不断提高.。在此次的设计中，感谢老师对我们的帮助和指导。过程也许还不够完善，希望老师继续指导。硬件技术调研研究课题：CPU研究的五个方面：CPU的厂商IntelCPU/AMDCPU的发展历程cpu的性能指标cpu的发展趋势cpu的温度一、CPU的厂商Intel公司Intel是生产CPU的老大哥，个人电脑市场，它占有75%多的市场份额，Intel生inter标志产的CPU就成了事实上的x86CPU技术规范和标准。个人电脑平台最新的酷睿２成为CPU的首选AMD公司目前使用的CPU有好几家公司的产品，除了Intel公司外，最AMD标志有力的挑战的就是AMD公司，最新的AMD速龙IIX2和羿龙II具有很好性价比，尤其采用了3DNOW+技术并支持SSE4.0指令集，使其在3D上有很好的表现。其他一些公司IBM和Cyrix/IDT公司/VIA威盛公司/国产龙芯/ARMLtd二、IntelCPU的发展历程1、Intel4004

1971年，英特尔公司推出了世界上第一款微处理器4004，这是第一个可用于微型计算机的四位微处理器，它包含2300个晶体管。2.80081972年，Intel推出第一个8位的微处理器（8008），共有3500个晶体管，10微米工艺，内存空间为16KB，工作频率为200KHz，运算性能很差。3.80801974年，第一个真正的微处理器诞生（8080），共有6000个晶体管，6微米工艺，内存空间为64KB，工作频率为2MHz。4.8086978年推出16位微处理器（8086），共有29000个晶体管，3微米工艺，最大内存空间为1MB，工作频率为4.77MHz。同年，Intel又推出16位8088CPU1980年PC形成市场，IBM公司推出以8088为微处器的IBMPC（以及随后的PCXT)5.80186/801881980年诞生的80186/80188CPU与8086/8088CPU的内部结构相似。6.802861982年，Intel公司推出是基于X86体系结构，共有13400个晶体管，1.5微米工艺，工作频率为6-25MHz7.803861985年诞生的80386CPU（简称386），2微米工艺，共有275000个晶体管，32位，支持最大4GB内存，工作频率从16MHz开始，可外接64－128KB。8.804869.Pentium（奔腾）10.PentiumPro（高能奔腾）11.PentiumMMX(多能奔腾）12.移动式PentiumCPU13.Pentium2(奔腾2)14.Pentium3（奔腾3）1999年推出Pentium3，共有2800万个晶体管，0.25微米工艺，沿用第六代（P2）处理器的系统架构。16.Pentium42000年11月21日，Intel发布了Pentium4CPU，代号为Willamette,0.18微米铝导线工艺，配合低温半导体介质技术制成。基于Intel的NetBurst微架构，应用领域铁包括网络广播、网络视频流、图片处理、视频剪辑、语音、3D、CSD、游戏、多媒体、多任务环境等。AMDCPU的发展历程1．K5是AMD的第一款处理器，支持Socket5架构，AMD的PR速率为75-166MHz,系统总线频率为55-66MHz，具有24KB的一级缓存，二级缓存是主板上的。2.K61997年4月，推出K6，采用0.35微米工艺，工作频率在166-233MHz之间不等，基于对686处理器的研究开发，新增了MMX指令集，一级缓存为64KB。此后不久，AMD推出了移动型K6，工作频率在266MHz及300MHz，前端总线速度（FSB为66MHz,采用0.25微米工艺。3.K6-21998年4月推出，支持新的指令集－3DNow!及100MHz的前端总线频率（FSB），最初的时钟频率为266MHz，后增到475MHz，带有64KB的一级缓存，二级缓存位于主板上（容量为512KB-2MB之间，与系统总线频率同步）此款CPU还具有两种型号：第1种：工作于266、300、350、366MHz第2种：工作于380、400、450、475MHz4.K6-35.K6-2+6.K6-3+7.K7(Athlon)

8.Thunderbird(雷鸟)9.AthlonXP10.Duron（毒龙）三、cpu的性能指标1.主频主频，也就是CPU的时钟频率，简单地说也就是CPU的工作频率，例如我们常说的P4(奔四)1.8GHz，这个1.8GHz(1800MHz)就是CPU的主频。一般说来，一个时钟周期完成的指令数是固定的，所以主频越高，CPU的速度也就越快。主频=外频X倍频。此外，需要说明的是AMD的AthlonXP系列处理器其主频为PR(PerformanceRating)值标称，例如AthlonXP1700+和1800+。举例来说，实际运行频率为1.53GHz的AthlonXP标称为1800+，而且在系统开机的自检画面、Windows系统的系统属性以及WCPUID等检测软件中也都是这样显示的。2.外频外频即CPU的外部时钟频率，主板及CPU标准外频主要有66MHz、100MHz、133MHz几种。此外主板可调的外频越多、越高越好，特别是对于超频者比较有用。3.倍频倍频则是指CPU外频与主频相差的倍数。例如AthlonXP2000+的CPU，其外频为133MHz，所以其倍频为12.5倍4.接口接口指CPU和主板连接的接口。主要有两类，一类是卡式接口，称为SLOT，卡式接口的CPU像我们经常用的各种扩展卡，例如显卡、声卡等一样是竖立插到主板上的另一类是主流的针脚式接口，称为Socket，5.缓存缓存就是指可以进行高速数据交换的存储器，它先于内存与CPU交换数据，又被称为高速缓存。与处理器相关的缓存一般分为两种——L1缓存，也称内部缓存；和L2缓存，也称外部缓存。6.多媒体指令集为了提高计算机在多媒体、3D图形方面的应用能力，许多处理器指令集应运而生，其中最著名的三种便是Intel的MMX、SSE/SSE2和AMD的3DNOW！指令集。理论上这些指令对目前流行的图像处理、浮点运算、3D运算、视频处理、音频处理等诸多多媒体应用起到全面强化的作用。7.制造工艺早期的处理器都是使用0.5微米工艺制造出来的，随着CPU频率的增加，原有的工艺已无法满足产品的要求，这样便出现了0.35微米以及0.25微米工艺。制作工艺越精细意味着单位体积内集成的电子元件越多，而现在，采用0.18微米和0.13微米制造的处理器产品是市场上的主流，例如Northwood核心P4采用了0.13微米生产工艺。而在2003年，Intel和AMD的CPU的制造工艺会达到0.09毫米。8.电压(Vcore)CPU的工作电压指的也就是CPU正常工作所需的电压，与制作工艺及集成的晶体管数相关。正常工作的电压越低，功耗越低，发热减少。CPU的发展方向，也是在保证性能的基础上，不断降低正常工作所需要的电压。例如老核心AthlonXP的工作电压为1.75v，而新核心的AthlonXP其电压为1.65v。9.封装形式所谓CPU封装是CPU生产过程中的最后一道工序，封装是采用特定的材料将CPU芯片或CPU模块固化在其中以防损坏的保护措施，一般必须在封装后CPU才能交付用户使用。CPU的封装方式取决于CPU安装形式和器件集成设计，从大的分类来看通常采用Socket插座进行安装的CPU使用PGA(栅格阵列)方式封装，而采用Slotx槽安装的CPU则全部采用SEC(单边接插盒)的形式封装。现在还有PLGA(PlasticLandGridArray)、OLGA(OrganicLandGridArray)等封装技术。10.整数单元和浮点单元ALU—运算逻辑单元，这就是我们所说的“整数”单元。而浮点运算单元FPU(FloatingPointUnit)主要负责浮点运算和高精度整数运算。有些FPU还具有向量运算的功能，另外一些则有专门的向量处理单元。整数处理能力是CPU运算速度最重要的体现，但浮点运算能力是关系到CPU的多媒体、3D图形处理的一个重要指标，所以对于现代CPU而言浮点单元运算能力的强弱更能显示CPU的性能另外，在网上找到了一份2010笔记本CPU性能排行榜排名

处理器型号

主频

CB

R10

1Intel

Core

2

Quad

QX9300四核2.53GHz9639

2Intel

Core