cadence讲义清华微电子所

Cadence设计系统介绍

清华大学微电子所cadence讲义清华微电子所共116页，您现在浏览的是第1页!OUTLINE

Cadence系统概述版图设计工具－VirtuosoLE版图验证工具－Diva版图验证工具－Draculacadence讲义清华微电子所共116页，您现在浏览的是第2页!Cadence系统概述

Cadence概述设计流程系统组织结构系统启动帮助系统cadence讲义清华微电子所共116页，您现在浏览的是第3页!Cadence概述集成电路发展趋势cadence讲义清华微电子所共116页，您现在浏览的是第4页!Cadence概述VHDL仿真行为综合逻辑综合可测性设计低功耗设计布局布线后仿真SynopsysAltaEpicSynopsysIKOSCadenceCompassSynopsysVantageIKOSVantageCadenceSynopsysSynopsysCompassMentorGraphicsCadenceAvant!MentorGraphicsSunriseSynopsysCompasscadence讲义清华微电子所共116页，您现在浏览的是第5页!Cadence概述System-LevelDesignFunctionVerificationEmulationandAccelerationSynthesis/Place-and-RouteAnalog,RF,andMixed-SignalDesignPhysicalVerificationandAnalysisICPackagingPCBDesigncadence讲义清华微电子所共116页，您现在浏览的是第6页!CELL设计流程

创建工艺文件版图单元验证版图反标注打印输出生成抽象生成参数化单元生成复杂阵列符号生成模拟单元转换cadence讲义清华微电子所共116页，您现在浏览的是第7页!系统组织结构

cadence讲义清华微电子所共116页，您现在浏览的是第8页!系统统组织结构Examplevendlibdffmux2gatesbodyVhdl.vhd/usr/proj/vendlib/usr/proj/vendlib/dff/usr/proj/vendlib/mux2/usr/proj/vendlib/mux2/gates/usr/proj/vendlib/mux2/bodycadence讲义清华微电子所共116页，您现在浏览的是第9页!系统启动环境设置1.cshrc文件设置.cshrc文件中指定Cadence软件和licence文件所在的路径

2.cdsenv文件设置

.cdsenv文件包含了Cadence软件的一些初始设置，该文件用SKILL语言写，Cadence可直接执行3.cdsinit文件设置4cds.lib文件设置cadence讲义清华微电子所共116页，您现在浏览的是第10页!系统启动系统启动1前端启动命令命令规模功能icdes基本数字模拟设计输入icdssicde加数字设计环境icmsm前端模拟、混合、微波设计iccaxl前端设计加布局规划cadence讲义清华微电子所共116页，您现在浏览的是第11页!系统启动3系统级启动命令命令规模功能swbsPcb设计msfbl混合型号IC设计icfbxl前端到后端大多数工具cadence讲义清华微电子所共116页，您现在浏览的是第12页!系统启动

CommandInterpreterWindow（CIW）Log文件菜单栏窗口号输出域命令提示行输入域鼠标按钮提示cadence讲义清华微电子所共116页，您现在浏览的是第13页!OUTLINE

Cadence系统概述版图设计工具－VirtuosoLE版图验证工具－Diva版图验证工具－Draculacadence讲义清华微电子所共116页，您现在浏览的是第14页!版图设计工具－VirtuosoLE目标理解LayoutEditor环境学会如何使用LayoutEditor学会运行交互DRC&LVS学会将设计转为Streamformat学会定制版图编辑环境cadence讲义清华微电子所共116页，您现在浏览的是第15页!VirtuosoLE使用介绍步：建库执行：CIW－>Tools－>LibraryManager…LM－>File－>New－>Library…

cadence讲义清华微电子所共116页，您现在浏览的是第16页!VirtuosoLE使用介绍第三步：建立版图单元执行：LM－>File－>New－>CellView…

cadence讲义清华微电子所共116页，您现在浏览的是第17页!版图设计工具－VirtuosoLE版图编辑环境cadence讲义清华微电子所共116页，您现在浏览的是第18页!版图设计工具－VirtuosoLELSW-层选择窗口cadence讲义清华微电子所共116页，您现在浏览的是第19页!版图设计工具－VirtuosoLEDisplayResourceEditorcadence讲义清华微电子所共116页，您现在浏览的是第20页!版图设计工具－VirtuosoLESetDisplayOptionscadence讲义清华微电子所共116页，您现在浏览的是第21页!版图设计工具－VirtuosoLE鼠标用法cadence讲义清华微电子所共116页，您现在浏览的是第22页!版图设计工具－VirtuosoLETechnologyFile命令cadence讲义清华微电子所共116页，您现在浏览的是第23页!版图设计工具－VirtuosoLE主要创建命令Rectangle－矩形Polygon－多边形Path－互联Label－标签Instance－例元Contact－通孔现在LSW中选中层，然后点击创建命令，在画相应图形cadence讲义清华微电子所共116页，您现在浏览的是第24页!绘制反相器版图Stage2:PdiffusionNdiffusioncadence讲义清华微电子所共116页，您现在浏览的是第25页!绘制反相器版图Stage4:P+implantN+implant

cadence讲义清华微电子所共116页，您现在浏览的是第26页!绘制反相器版图Stage6:Metal1cadence讲义清华微电子所共116页，您现在浏览的是第27页!绘制反相器版图Stage8:Metal2cadence讲义清华微电子所共116页，您现在浏览的是第28页!绘制反相器版图1cadence讲义清华微电子所共116页，您现在浏览的是第29页!绘制反相器版图3cadence讲义清华微电子所共116页，您现在浏览的是第30页!绘制反相器版图5cadence讲义清华微电子所共116页，您现在浏览的是第31页!绘制反相器版图7cadence讲义清华微电子所共116页，您现在浏览的是第32页!绘制反相器版图9cadence讲义清华微电子所共116页，您现在浏览的是第33页!

Cadence设计系统介绍

清华大学微电子所cadence讲义清华微电子所共116页，您现在浏览的是第34页!设计流程

cadence讲义清华微电子所共116页，您现在浏览的是第35页!版图验证IC后端流程图:cadence讲义清华微电子所共116页，您现在浏览的是第36页!版图验证工具－DIVA

Diva－DesignInteractiveVerificationAutomation

DIVA是Cadence软件中的验证工具集，用它可以找出并纠正设计中的错误.它除了可以处理物理版图和准备好的电气数据，从而进行版图和线路图的对查（LVS）外。还可以在设计的初期就进行版图检查，尽早发现错误并互动地把错误显示出来，有利于及时发现错误所在，易于纠正。

cadence讲义清华微电子所共116页，您现在浏览的是第37页!版图验证工具－DIVARemark:Diva中各个组件之间是互相联系的，有时候一个组件的执行要依赖另一个组件先执行。例如：要执行LVS就先要执行DRC。

运行Diva之前，要准备好规则验证文件，这些文件有默认名称：做DRC时的文件应以divaDRC.rul命名，版图提取文件以divaEXT.rul命名。做LVS时规则文件应以divaLVS.rul命名。cadence讲义清华微电子所共116页，您现在浏览的是第38页!版图验证工具－DIVADRC:对IC版图做几何空间检查，以确保线路能够被特定加工工艺实现。ERC:检查电源、地的短路，悬空器件和节点等电气特性。LVS:将版图与电路原理图做对比，以检查电路的连接，与MOS的长宽值是否匹配。LPE:从版图数据库提取电气参数（如MOS的W、L值

BJT、二极管的面积，周长，结点寄生电容等）并以Hspice网表方式表示电路。

cadence讲义清华微电子所共116页，您现在浏览的是第39页!版图验证工具－DIVADesignRuleCheckingcadence讲义清华微电子所共116页，您现在浏览的是第40页!版图验证工具－DIVACheckingMethod指的是要检查的版图的类型:Flat

表示检查版图中所有的图形，对子版图块不检查。Hierarchical利用层次之间的结构关系和模式识别优化，检查电路中每个单元块内部是否正确。hierw/ooptimization利用层次之间的结构关系而不用模式识别优化，来检查电路中每个单元块。CheckingLimit可以选择检查哪一部分的版图:Full表示查整个版图Incremental查自从上一次DRC检查以来，改变的版图。byarea是指在指定区域进行DRC检查。一般版图较大时，可以分块检查。

cadence讲义清华微电子所共116页，您现在浏览的是第41页!版图验证工具－DIVA

Diva查错:错误在版图文件中会高亮显示，很容易观察到。另外也可以选择Verify-Markers-Find菜单来帮助找错。单击菜单后会弹出一个窗口，在这个窗口中单击apply就可以显示个错误。同样，可以选择Verify-Markers-Explain来看错误的原因提示。选中该菜单后，用鼠标在版图上出错了的地方单击就可以了。也可以选择Verify-Markers-Delete把这些错误提示删除。

cadence讲义清华微电子所共116页，您现在浏览的是第42页!版图验证工具－DIVA分析错误（Explain）cadence讲义清华微电子所共116页，您现在浏览的是第43页!版图验证工具－DIVAExtractorcadence讲义清华微电子所共116页，您现在浏览的是第44页!版图验证工具－DIVAExtractor界面cadence讲义清华微电子所共116页，您现在浏览的是第45页!版图验证工具－DIVALVScadence讲义清华微电子所共116页，您现在浏览的是第46页!版图验证工具－DIVA

LVSCheckcadence讲义清华微电子所共116页，您现在浏览的是第47页!版图验证工具－DraculaBasicsofDraculaVerication版图验证与工艺相关-需要工艺信息数据库版图验证输入-版图数据(GDSII格式);网表信息(用于LVS);工艺相关信息验证方式-IncrementalVSFullchipHierarchicalVSFlattenOnlineVSofflinecadence讲义清华微电子所共116页，您现在浏览的是第48页!版图验证工具－DraculaDracula的处理流程cadence讲义清华微电子所共116页，您现在浏览的是第49页!版图验证工具－Dracula版图－>GDSII格式转换

WHY：Dracula处理对象是GDSII文件操作步骤：执行：CIW－>File－>Export－>Stream…弹出如下窗口：cadence讲义清华微电子所共116页，您现在浏览的是第50页!版图验证工具－Dracula

Itisthis,thetwounitsshouldbeconsistent!Thesetwoitemsshouldbechangedaccordingtoyourdesigncadence讲义清华微电子所共116页，您现在浏览的是第51页!Dracula-DRC

FunctionofDRC检查布局设计与制程规则的一致性;基本设计规则包括各层width,spcing及不同层之间的spcing,enclosure等关系;设计规则的规定是基于processvariation,equipmentlimitation,circuitreliability;特殊情况下,设计规则允许有部分弹性;cadence讲义清华微电子所共116页，您现在浏览的是第52页!Dracula-DRCDraculaDRC验证步骤：把版图的GDII文件导出到含有DRC规则文件的目录（rundirectory）下；更改DRC文件中的INDISK和PRIMARY值；在xterm中，进入含DRC规则文件的运行目录下，依次输入如下命令：

%PDRACULA%:/getDRC文件名%:/fi%jxrun.

cadence讲义清华微电子所共116页，您现在浏览的是第53页!Dracula-DRC选择DRC->setup，弹出如下图所示对话框，在RunDirectory栏中填入运行DRC的路径后，点OK，打开的版图中会出现错误标记。

cadence讲义清华微电子所共116页，您现在浏览的是第54页!Dracula-LVSDraculaLVS(包含器件提取）步骤:1.把版图的GDSII文件导出到含有LVS规则文件的目录；2.把单元的hspice网单文件导出到含有LVS规则文件的目录；3.更改LVS规则文件中的INDISK和PRIMARY值；4.在控制终端的含LVS规则文件的目录下输入：％LOGLVS％:cir网单文件名cadence讲义清华微电子所共116页，您现在浏览的是第55页!Dracula-LVSLVS比较结果查看:按上述步骤执行完LVS后，工作目录下会生成名为lvsprt.lvs的文件，打开此文件可以查看LVS结果报告。如果版图与电路图匹配，会显示“LAYOUTANDSCHEMATICMATCHED”，否则，会列出Discrepancy项，并注有不能匹配的部分在版图中的坐标和网单中的器件名。cadence讲义清华微电子所共116页，您现在浏览的是第56页!Dracula-LVSSelecterrorcadence讲义清华微电子所共116页，您现在浏览的是第57页!Dracula-LVSSchematic－>CDL网表转换：CIW->File－>Export－>CDL…cadence讲义清华微电子所共116页，您现在浏览的是第58页!RemarksLayoutDesignSetupfortheDesignWorkflowfortheCell-basedDesignConceptofHierarchDesignLayoutVerificationSetupfortheVerificationConsistentNodeNameDebugwithDesignRuleinMindcadence讲义清华微电子所共116页，您现在浏览的是第59页!Cadence概述

为什么要学习Cadence工具cadence讲义清华微电子所共116页，您现在浏览的是第60页!Cadence概述市场需求以及工艺技术的发展使得设计复杂度提高，为满足这样的需求，我们必须掌握最强大的EDA工具

cadence讲义清华微电子所共116页，您现在浏览的是第61页!Cadence概述全球最大的EDA公司提供系统级至版图级的全线解决方案系统庞杂，工具众多，不易入手除综合外，在系统设计，在前端设计输入和仿真，自动布局布线，版图设计和验证等领域居行业领先地位具有广泛的应用支持电子设计工程师必须掌握的工具之一cadence讲义清华微电子所共116页，您现在浏览的是第62页!集成电路设计流程

客户功能定义电路生成功能验证测试生成布局布线后仿真算法设计逻辑综合可测性设计低功耗设计版图验证设计规则检查互连参数提取cadence讲义清华微电子所共116页，您现在浏览的是第63页!系统组织结构大多数Cadence工具使用同样的库模型，库结构按目录结构组织数据，这利于不同工具之间的数据交互和一致操作。物理组织逻辑组织目录库子目录单元子目录视图cadence讲义清华微电子所共116页，您现在浏览的是第64页!系统组织结构DDMS（DesignDataManagementSystem）DDMS物理路径Path/lib/cell_1/layout_3.0逻辑名称{cell_1layout3.0}Library.lib

cadence讲义清华微电子所共116页，您现在浏览的是第65页!系统组织结构TermsandDefinitions库（library）：特定工艺相关的单元集合单元（cell）：构成系统或芯片模块的设计对象视图（view）：单元的一种预定义类型的表示CIW：命令解释窗口属性（attributes）：预定义的名称-值对的集合搜索路径（searchpath）：指向当前工作目录和工作库的指针cadence讲义清华微电子所共116页，您现在浏览的是第66页!系统启动5工艺文件（technologyfile)

技术文件包含了设计必需的很多信息，对设计，尤其是版图设计很重要。它包含层的定义，符号化器件定义，几何、物理、电学设计规则，以及一些针对特定Cadence工具的规则定义，如自动布局布线的规则，版图转换成GDSII时所使用层号的定义。6显示文件（display.drf）cadence讲义清华微电子所共116页，您现在浏览的是第67页!系统启动2版图工具启动命令命令规模功能layouts基本版图设计（具有交互DRC功能）layoutPlusm基本版图设计（具有自动化设计工具和交互验证工具）cadence讲义清华微电子所共116页，您现在浏览的是第68页!系统启动

cadence讲义清华微电子所共116页，您现在浏览的是第69页!帮助系统两种方式寻求帮助1openbook

在UNIX提示符下输入命令openbook:host>openbook&2工具在线帮助

每个工具右上角的“help”菜单

cadence讲义清华微电子所共116页，您现在浏览的是第70页!版图设计工具－VirtuosoLEVirtuosoLayoutEditor－版图编辑大师

Cadence最精华的部分在哪里VirtuosoLayoutEditor界面漂亮友好功能强大完备操作方便高效cadence讲义清华微电子所共116页，您现在浏览的是第71页!版图设计工具－VirtuosoLE单元设计具体流程cadence讲义清华微电子所共116页，您现在浏览的是第72页!VirtuosoLE使用介绍第二步：指定工艺文件cadence讲义清华微电子所共116页，您现在浏览的是第73页!VirtuosoLE使用介绍第四步：打开版图单元执行：CIW－>File－>Open…

选择库选择视图选择单元cadence讲义清华微电子所共116页，您现在浏览的是第74页!版图设计工具－VirtuosoLEVirtuosoLayoutEditingcadence讲义清华微电子所共116页，您现在浏览的是第75页!版图设计工具－VirtuosoLE设置有效Drawing层

执行：LSW－>Edit－>SetValidLayers…

cadence讲义清华微电子所共116页，您现在浏览的是第76页!版图设计工具－VirtuosoLELayersanddisplay.drfcadence讲义清华微电子所共116页，您现在浏览的是第77页!版图设计工具－VirtuosoLESetEditorOptionscadence讲义清华微电子所共116页，您现在浏览的是第78页!版图设计工具－VirtuosoLE工艺文件流图cadence讲义清华微电子所共116页，您现在浏览的是第79页!版图设计工具－VirtuosoLE主要编辑命令Undo－取消Redo－恢复Move－移动Copy－复制Stretch－拉伸Delete－删除Merge－合并Search－搜索编辑命令非常友好，先点击命令，然后对目标图形进行操作cadence讲义清华微电子所共116页，您现在浏览的是第80页!绘制反相器版图INVExample

首先回顾一下CMOS反相器制作流程：Stage1:NwellPwellcadence讲义清华微电子所共116页，您现在浏览的是第81页!绘制反相器版图Stage3:Polygatecadence讲义清华微电子所共116页，您现在浏览的是第82页!绘制反相器版图Stage5:contactcadence讲义清华微电子所共116页，您现在浏览的是第83页!绘制反相器版图Stage7:viacadence讲义清华微电子所共116页，您现在浏览的是第84页!绘制反相器版图

版图编辑工具使用器件加工工艺流程OK！！！cadence讲义清华微电子所共116页，您现在浏览的是第85页!绘制反相器版图2cadence讲义清华微电子所共116页，您现在浏览的是第86页!绘制反相器版图4cadence讲义清华微电子所共116页，您现在浏览的是第87页!绘制反相器版图6cadence讲义清华微电子所共116页，您现在浏览的是第88页!绘制反相器版图8cadence讲义清华微电子所共116页，您现在浏览的是第89页!VirtuosoLayoutEditor

现在，您已经掌握版图编辑大师的基本操作，通过上机实验巩固和提高！cadence讲义清华微电子所共116页，您现在浏览的是第90页!OUTLINE

Cadence系统概述版图设计工具－VirtuosoLE版图验证工具－Diva版图验证工具－Draculacadence讲义清华微电子所共116页，您现在浏览的是第91页!版图验证版图验证的必要性？确保版图绘制满足设计规则确保版图与实际电路图一致确保版图没有违反电气规则可供参数提取以便进行后模拟cadence讲义清华微电子所共116页，您现在浏览的是第92页!Cadence版图验证工具Diva

Diva是Cadence的版图编辑大师Virtuoso集成的交互式版图验证工具，具有使用方便、操作快捷的特点，非常适合中小规模单元的版图验证。

Dracula

Dracula（吸血鬼）是Cadence的一个独立的版图验证工具，按批处理方式工作，功能十分强大，目前是完整芯片验证的标准。cadence讲义清华微电子所共116页，您现在浏览的是第93页!版图验证工具－DIVA

Diva工具集组成:1.设计规则检查（iDRC）2.版图寄生参数提取（iLPE）3.寄生电阻提取（iPRE）4.电气规则检查（iERC）5.版图与电路图一致比较（iLVS）cadence讲义清华微电子所共116页，您现在浏览的是第94页!版图验证工具－DIVADIVA功能DRCExtractorERCLVScadence讲义清华微电子所共116页，您现在浏览的是第95页!版图验证工具－DIVADIVA工具流程cadence讲义清华微电子所共116页，您现在浏览的是第96页!版图验证工具－DIVADRC界面cadence讲义清华微电子所共116页，您现在浏览的是第97页!版图验证工具－DIVASwitchNames在DRC文件中，我们设置的switch在这里都会出现。这个选项可以方便我们对版图文件进行分类检查。这在大规模的电路检查中非常重要。EchoCommands

选上时在执行DRC的同时在CIW窗口中显示DRC文件。RulesFile

指明DRC规则文件的名称，默认为divaDRC.rulRulesLibrary

这里选定规则文件在哪个库里。Machine

指明在哪台机器上运行DRC命令。local

表示在本机上运行。对于我们来说，是在本机运行的，选local。remote

表示在远程机器上运行。RemoteMachineName

远程机器的名字。

cadence讲义清华微电子所共116页，您现在浏览的是第98页!版图验证工具－DIVA

cadence讲义清华微电子所共116页，您现在浏览的是第99页!版图验证工具－DIVA

cadence讲义清华微电子所共116页，您现在浏览的是第100页!版图验证工具－DIVAExtractor功能提取器件和互联信息用于ERC或LVS提取网表提取有寄生参数的版图网表用于模拟提取层次FlatHierarchicalMicrocadence讲义清华微电子所共116页，您现在浏览的是第101页!版图验证工具－DIVA

cadence讲义清华微电子所共116页，您现在浏览的是第102页!版图验证工具－DIVA

L