数字电子技术绪论+第一章

概述1、数字电路中的信号处理信号一般可分为两类：一类是在时间上是连续变化的信号，称为模拟信号。对模拟信号进行传输、处理的电子线路称为模拟电路。另一类是在时间上和幅度大小都是不连续变化的信号，称为数字信号。对数字信号进行传输、处理的电子线路称为数字电路。下图是模拟信号波形和数字信号波形。

数字电路被广泛应用于家用电器、数码产品、电脑、通信系统、仪器仪表、控制装置及工业控制系统等领域。数字电路大致包括信号的产生、传送、控制、处理、存储、计数、运算等组成部分。数字电路比模拟电路有许多优点。如电路便于集成化、系列化生产，成本低廉，使用方便；抗干扰性强，可靠性高，精度高；处理功能强，不仅能实现数值运算，还可以实现逻辑运算和判断；可编程数字电路可容易地实现各种算法，具有很大的灵活性；数字信号更易于存储、加密、压缩、传输和再现。2、数字频率计和数字温度计电路图1-2是用来测量周期信号频率的数字频率计的逻辑框图，测量的结果用十进制数字显示出来。由于被测信号一般是模拟信号，所以首先要将被测信号放大、整形，使被测信号变换为相同频率的矩形脉冲信号。为了测量频率，还要有个时间标准，如以秒为单位，把1秒内通过的脉冲个数记录下来，就得出了被测信号的频率。用秒脉冲去控制门电路，把门打开1秒钟。在这段时间内，来自整形电路的矩形脉冲可以经过门电路进入计数器。计数器累计的脉冲个数就是被测信号在1秒内重复的次数，也就是被测信号的频率。最后通过数字显示电路和显示器将测量结果直接显示出来。图1-3是数字温度计的逻辑框图。数字温度计的工作原理是：将温度传感器产生的模拟电信号，通过模数转换器后，转换成不连续的数字信号，经过数字电路的处理，以数字的形式将温度直接显示出来。放大与整形门电路计数与显示秒脉冲发生器输入信号图1-2数字频率计的逻辑框图数字电路的工作信号是不连续的，反映在电路上只有高电平和低电平两种状态，所以在数字电路中工作的二极管和三极管一般都工作在开关状态。开关的接通与断开两种状态，用二极管或者三极管的导通与截止来实现。在实际数字电路中，高电平通常为+3.5V左右，低电平通常为+0.3V左右。为了分析的方便，而且由于数字电路采用二进制数来进行信息的传输和处理，因此在数字电路中分别用1和0来表示高电平和低电平。这种高电平对应1，低电平对应0的关系称为正逻辑关系。被测物体温度传感器模数（A/D）转换器数字显示图1-3数字温度计的逻辑框图数字电路研究的主要问题是输出信号与输入信号之间的逻辑关系。这种逻辑关系是一种因果关系。所以，在数字电路中不能采用模拟电路的分析方法，而是以逻辑代数作为主要工具，利用逻辑电路图、真值表、逻辑函数表示式、卡诺图、波形图等来表示电路的逻辑功能。(1)按集成度不同分类，可将数字电路分为小规模、中规模、大规模和超大规模数字集成电路。(2)按所用器件制作工艺的不同，可将数字电路分为双极型(TTL型)和单极型(MOS型)两类。(3)按照电路的结构和工作原理的不同，可将数字电路分为组合逻辑电路和时序逻辑电路两类。项目一组合逻辑电路的分析与制作

任务一简单数字门电路的测试知识要求：熟悉二进制数、十进制数等数制、编码、基本逻辑关系、逻辑函数、逻辑门电路；掌握逻辑代数与逻辑函数的化简、TTL集成门电路、CMOS集成门电路及二进制加法运算；掌握集成门电路74LS00、74LS30、CD4069的功能。技能要求：学会使用万用表、稳压电源、电烙铁；学会万能板的使用和焊接、电阻和发光二极管的使用；学会认识和连接电路图；学会74LS00、74LS30、CD4069的使用。1.1十进制数十进制数有10个数码，即0、1、2、…、9。计数规则是“逢十进一”。1.2二进制数二进制数有2个数码，即0、1。计数规则是“逢二进一”。采用二进制的优点是：(1)二进制的基数为2，只有0和1二个数码，容易用电路来实现。(2)二进制运算规则简单，其进位规则是“逢二进一”，便于进行运算。二进制数算术运算的规则为：加法规则：0+0=00+1=11+0=11+1=10乘法规则：0×0=00×1=01×0=01×1=1可以将任何一个二进制数转换为十进制数。例如：1.3八进制数二进制数当位数很多时不便于书写和记忆。因此，在数字电路中通常采用二进制的缩写形式：八进制。八进制的基数为8，采用的8个数码为0、1、…、7，进位规则为“逢八进一”。3位二进制数可以用一位八进制数来表示。将任何一个八进制数都可以转换为二进制数。如：1.3十六进制数十六进制的基数为16，采用的16个数字符号为0、1、…、9、A、B、C、D、E、F，其中字母A、B、C、D、E、F分别代表10、11、12、13、14、15，进位规则为“逢十六进一”。可以将任何一个十六进制数转换为二进制数。例如：2.1二进制数转换为十进制数2.2二进制数与八进制数之间的相互转换八进制01234567二进制0000010100111001011101112.3二进制数与十六进制数之间的相互转换二进制数1010110110111转换为十六进制数：所以，。将十六进制数2BC3转换为二进制数：所以，2.4十十进制数转转换为其他他进制数将十进进制数数转换换为其其他进进制数数一般般采用用基数数除法法，也也称为为除基基取余余法。。其方方法是是将十十进制制整数数连续续除以以N进进制的的基数数N，，求得得各次次的余余数，，然后后将各各余数数换成成N进进制中中的数数码，，将先先得到到的余余数列列在低低位、、后得得到的的余数数列在在高位位，即即得N进制制的整整数。。例如如，将将十进进制整整数1044分分别转转换为为二进进制、、八进进制和和十六六进制制数。。所以，，同理，，将十进进制小小数转转换为为其他他进制制数一一般采采用基基数乘乘法，，也称称为乘乘基取取整法法。设设将十十进制制小数数转换换为N进制制小数数，其其方法法是将将十进进制小小数连连续乘乘以N进制制的基基数N，求求得各各次乘乘积的的整数数部分分，然然后将将各整整数换换成N进制制中的的数码码，最最后按按照并并列表表示法法将先先得到到的整整数列列在高高位、、后得得到的的整数数列在在低位位，即即得N进制制的小小数。。3．编编码数字电电路中中处理理的信信息除除了数数字信信息外外，还还有文文字、、符号号以及及一些些特定定的操操作等等。为为了处处理这这些信信息，，必须须将这这些信信息也也用二二进制制数码码来表表示。。这些些特定定的二二进制制数码码,称称为这这些信信息的的代码码。这这些代代码的的编制制过程程称为为编码码。编编码很很多，，这里里只介介绍二二-十十进制制编码码。在数字字电子子计算算机中中，十十进制制数除除了转转换成成二进进制数数参加加运算算外，，还可可以直直接用用十进进制数数进行行输入入和运运算。。其方方法是是将十十进制制的10个个数字字符号号分别别用4位二二进制制代码码来表表示，，这种种编码码称为为二-十进进制编编码，，也称称BCD码码(BinaryCodedDecimals)。。由于于4位位二进进制数数有十十六个个状态态，所所以BCD码有有很多多种形形式，，目前前常用用的有有8421码、、余3码、、格雷雷(Gray)码、、2421码、、5421码、、奇偶偶校验验码等等，如如表1-2所示示。十进制数8421码余3码格雷码2421（A）码5421码000000011000000000000100010100000100010001200100101001100100010300110110001000110011401000111011001000100501011000011110111000601101001010111001001701111010010011011010810001011110011101011910011100110111111100权842124215421表1-2目目前前常用用几种种BCD码码3.18421码码8421码码与十十进制制数之之间的的转换换只要要直接接按位位转换换即可可。例例如：：3.2格格雷码码格雷码码的特特点是是：从从一个个代码码变为为相邻邻的另另一个个代码码时只只有一一位发发生变变化。。这是是考虑虑到信信息在在传输输过程程中可可能出出错，，为了了减少少错误误而研研究出出的一一种编编码形形式。。例如如，当当将代代码0100误误传为为1100时，，格雷雷码只只不过过是十十进制制数7和8之差差，二二进制制数码码则是是十进进制数数4和和12之差差。格格雷码码的缺缺点是是与十十进制制数之之间不不存在在规律律性的的对应应关系系，不不够直直观。。4．逻逻辑代代数4.1.1与与运算算只有当当决定定一件件事情情的所所有条条件全全部具具备时时，这这件事事情才才会发发生，，这样样的逻逻辑关关系称称为与与逻辑辑关系系。例如，，在图图1-4(a)所示示的电电路中中，电电池E通过过开关关A和和B向向灯Y供电电，只只有A与B都闭闭合时时，灯灯Y才才会亮亮；A和B中只只要有有一个个断开开或二二者都都断开开时，，灯Y不亮亮。所所以对对灯亮亮来说说，开开关A、B闭合合是与与逻辑辑关系系。这这一关关系可可以用用表1-4所示示的功功能表表来表表示。。表1-3格格雷雷码与与十进进制码码及二二进制制码的的对应应关系系十进制数二进制码格雷码000000000100010001200100011300110010401000110501010111601100101701110100810001100910011101101010111111101111101211001010131101101114111010011511111000(a)电路路图(b)国标标符号号图1-4与与运运算的的例子子和逻逻辑符符号表1-4图图1-4(a)所所示电电路的的功能能表开关A开关B灯Y断开断开灭断开闭合灭闭合断开灭闭合闭合亮表1-5图图1-4(a)所所示电电路的的真值值表ABY000010100111如果用用二元元常量量0和和1来来表示示图1-4(a)所所示电电路的的逻辑辑关系系，则则可以以得到到表1-5所示示的表表格。。这种种用字字母表表示开开关和和电灯灯的过过程称称为设设定变变量，，用二二元常常量0和1表示示开关关和电电灯有有关状状态的的过程程称为为状态态赋值值，经经过状状态赋赋值得得到的的反映映开关关状态态和电电灯亮亮灭之之间逻逻辑关关系的的表格格称为为逻辑辑真值值表，，简称称真值值表。。这一一关系系可用用逻辑辑表达达式表表示为为：Y=A·B4.1.2或或运算算在决定定一件件事情情的所所有条条件中中，只只要具具备一一个或或一个个以上上的条条件，，这件件事情情就会会发生生，这这样的的逻辑辑关系系称为为或逻逻辑关关系。。这一一关系系可用用逻辑辑表达达式表表示为为：(a)电电路图图(b)曾曾用用符号号(c)国国标符符号图1-5或或运运算的的例子子和逻逻辑符符号表1-6图图1-5(a)所所示电电路的的功能能表开关A开关B灯Y断开断开灭断开闭合亮闭合断开亮闭合闭合亮表1-7图图1-5(a)所所示电电路的的真值值表ABY0000111011114.1.3非非运算算当决定定一件件事情情的条条件不不具备备时，，这件件事情情才会会发生生，这这样的的逻辑辑关系系称为为非逻逻辑关关系。。这一一关系系可用用逻辑辑表达达式表表示：：(a)电路路图(b)曾用用符号(c)国国标符号图1-6非运算的例子子和逻辑符号号表1-8图图1-6(a)所示电路路的功能表开关A灯Y断开亮闭合灭表1-9图图1-6(a)所示电路路的真值表AY01104.2几种种常用的逻辑辑运算4.2.1与与非运算逻辑表达式为为。。与非非运算的规律律是：也即变量全为为1，表达式式为0；只要要有一个变量量为0，表达达式为1。4.2.2或或非运算逻辑表达式为为。。或或非运算的规规律是：也即变量全为为0，表达式式为1；只要要有一个变量量为1，表达达式为0。4.2.3与与或非运算算逻辑表达式为为。。与或非运算算的规律遵从从与运算、或或运算、非运运算的规律，，运算的先后后顺序为：先先与运算、再再或运算、最最后非运算。。4.2.4异异或运算逻辑表达式为为。。异异或运算的规规律是：A、、B取值相同同时Y=0，，A、B取值值不同时Y=1。4.3逻辑辑代数的公式式和定理O-1律:互补律：等幂律：双重否定律:交换律：结合律：分配律：反演律：(a)与非逻逻辑符号(b)或或非逻辑符号号(c)与或非逻逻辑符号(d)异异或逻辑符号号图1-7常常用逻辑运运算的符号还原律：吸收律：冗余律：4.4.1逻逻辑函数的的最小项如果一个函数数的某个乘积积项包含了函函数的全部变变量，其中每每个变量都以以原变量或反反变量的形式式出现，且仅仅出现一次，，则这个乘积积项称为该函函数的一个标标准积项，标标准积项通常常称为最小项项。4.4.2逻逻辑函数的的最小项表达达式任一个逻辑函函数均可以表表示成一组最最小项的和，，这种表达式式称为函数的的最小项表达达式，也称为为函数的标准准与或表达式式，或称为函函数的标准积积之和表达式式。任何一个个n变量的函函数都有一个个且仅有一个个最小项表达达式。4.5.1最最简与或表表达式最简与或表达达式，就是式式中的乘积项项最少、并且且每个乘积项项中的变量也也最少的与或或表达式。例例如：4.5.2最最简与非-与非表达式式最简与非-或或非表达式，，就是式中的的非号最少、、并且每个非非号下面乘积积项中的变量量也最少的与与非-与非表表达式。例如如：4.5.3最最简或与表表达式最简或与表达达式，就是式式中的括号最最少、并且每每个括号内相相加的变量也也最少。例如如：4.5.4最最简与或非非表达式最简与或非表表达式，就是是式中非号下下面相加的乘乘积项最少、、并且每个乘乘积项中相乘乘的变量也最最少的与或非非表达式。例例如：从上面所介绍绍的函数的各各种最简表达达式可知，只只要得到了函函数的最简与与或表达式，，再利用摩根根定律进行适适当的变换，，就可以得到到其他几种类类型的最简表表达式。所以以，对逻辑函函数进行化化简时，往往往先将其化为为最简与或表表达式，然后后再根据需要要将其转化为为其他形式的的最简表达式式。5．逻辑门电电路实现基本和常常用逻辑运算算的电子电路路，叫做逻辑辑门电路，简简称门电路。。例如，实现现与运算的电电路叫与门，，实现或运算算的电路叫或或门，实现非非运算的电路路叫非门，也也叫做反相器器。在逻辑代数中中，逻辑变量量的取值不是是0就是l，，是一种二值值量。在数字字电路中，与与之对应的是是电子元件的的两种状态。。能实现这种种两状态的电电子元件称为为电子开关。。半导体二极极管、三极管管和场效应管管在数字电路路中就是构成成这种电子开开关的基本开开关元件。数字电路中使使用的集成门门电路分为TTL和CMOS两类。。5.1TTL集成门电电路TTL电路是是目前双极型型数字集成电电路中用得最最多的一种，，由于这种数数字集成电路路的输入级和和输出级的结结构形式都采采用了半导体体三极管，所所以一般称为为晶体管-晶晶体管逻辑门门电路，简称称TTL电路路（Transistor-TransistorLogic）。。5.1.1TTL与非非门电路结构构TTL集成电电路内部器件件主要由晶体体管(Transistor)和电电阻组成，电电路的输入和和输出都是晶晶体管。下图图所示为TTL集成与非非门内部电路路结构。VT1是多发射射极晶体管，，A、B、C是信号输入入端，Y是信信号输出端。。当V1的发射射极A、B、、C均接高电电平时，电源源VCC经Rl，V1(bc结)向向V2、V5提供基极电电流，V2，，V5饱和，，输出端Y为为0.3V低低电平。当V1的发射射极A，B，，C有1个或或全部接低电电平(0.3V)时，V1导通，V1基极电位位为0.3V+0.7V=1V，不不足以向V2，V5提供供基极电流，，所以V2，，V5截止，，电源VCC经R2向V3，V4提提供基极电流流，V4饱和和导通，输出出端Y为3.6V高电平平。由此可知，输输出与输入是是“与非”逻逻辑关系，其其逻辑函数式式为：74LS00、74LS10、74LS20、、74LS30是几种常常用的中小规规模TTL门门电路，它们们的逻辑功能能分别为：四四-2输入与与非门、三-3输入与非非门、二-4输入与非门门、8输入与与非门。5.1.2TTL集成成电路的参数数TTL集成电电路的参数见见下表。参数典型值最大值最小值电源电压5V5.25V4.75V输出高电平3.6V输出低电平0.3V输入低电平0.3V0.8V0输出高电平3.6VVCC1.8V输出电流16mA(74系列)20mA(H.S系列)8mA(LS系列)扇出能力40个同类门频率特性<35MHz5.1.374系系列TTL集成电路路分类我国TTL门电路产产品型号和和国际通用用的美国德德克萨斯（（TEXAS）公司司所规定的的电路品种种、电参数数、封装等等方面一致致，以便互互换。74系列TTL集成电电路分类见见下表。型号名称型号名称74×××标准型74AS×××先进肖特基型74LS×××低功耗肖特基型74ALS×××先进低功耗肖特基型74S×××肖特基型74F×××高速型5.1.4判断TTL集成成电路好坏坏的方法用万用表电电阻挡测试试74系列列TTL集集成电路，，正常阻值值见下表。。测试种类正向电阻值反向电阻值电源正极与负极之间10kΩ～100kΩ7kΩ其他管脚与负极之间>100kΩ7kΩ～10kΩ5.1.6TTL集成电路路多余输人人、输出端端的处理TTL集成成电路的多多余输入端端最好不要要悬空。虽虽然悬空相相当于高电电平，并不不影响与门门和与非门门的逻辑关关系，但悬悬空容易受受干扰，有有时会造成成电路误动动作。因此此，多余输输入端要根根据实际需需要做适当当处理。例例如，与门门和与非门门的多余输输入端可直直接接到电电源VCC上或将多多余的输入入端与正常常使用的输输入端并联联使用。对对于或门和和或非门的的多余输入入端应直接接接地。对于多余的的输出端，，应该悬空空处理，决决不允许直直接接电源源或地。否否则会产生生过大的短短路电流而而使器件损损坏。5.2CMOS集集成门电路路CMOS集集成门电路路由绝缘栅栅场效应管管组成，是是互补MOS电路，，与TTL集成门电电路相比，，具有制造造工艺简单单、集成度度高、输入入阻抗高、、体积小、、功耗低、、抗干扰能能力强等优优点，缺点点是工作速速度较低。。5.21CMOS集成非非门电路结结构CM0S非非门电路及及逻辑符号号如右图所所示。V1是NMOS管，，源极接地地，称为驱驱动管；V2是PMOS管，，源极接电电源+VDD，称为为负载管。。两管的栅栅极相连，，作为输入入端A；两两管的漏极极相连，作作为输出端端Y。当A为高电电平时，V1管导通通，V2管管截止，输输出端Y为为低电平。。当A为低电电平时，V2管导通通，Vl管管截止，输输出端Y为为高电平。。输出与输入入符合“非非”逻辑关关系，即：：5.3TTL集成成电路与CMOS集集成电路的的区别5.3.1从型号号上区别TTL型集集成电路型型号上标有有CT54/74（（普通）、、CT54/74H（高速））、CT54/74S（肖特特基）和CT54/74LS（低功耗耗）等4个个系列。CMOS型型集成电路路型号上标标有CC×××××，，CD×××××，HD×××××。5.3.2从电源源电压上区区别TTL型集集成电路的的电源电压压为5V，，电源符号号是VCC，接地符符号是GND。CMOS型集集成电路的的电源电压压为3～18V，电电源符号是是VDD，，接地符号号是VSS。5.3.3从输出出电压的动动态范围上上区别TTL型集集成电路输输出电压高高电平为3.6V，低电平平为0.3V，动动态范围是是3.3V。CMOS型集集成电路输输出电压高高电平接近近电源电压压，低电平平为0V，动态范范围是整个个电源电压压。5.4实实际集成电电路管脚排排列如图1-11所示的的集成电路路分别是TTL与非非门74LS00、、74LS20、74LS30和CMOS六非非门CD4069。。图中VCC和VDD为电电源，GND和VSS为地，，NC为空空管脚，A、B、……，H为逻逻辑输入端端，Y为逻逻辑输出端端。图1-11TTL与非门74LS00、74LS20、74LS30和和CMOS非门4069管脚脚图5.5集集电极开路路门(OC门)的应应用集电极开路路门是指集集成电路输输出级晶体体管的集电电极上无负负载电阻，，也没有连连接电源。。集电极开开路的与非非门电路结结构和逻辑辑符号如图图1-12所示，工工作时需要要外接负载载电阻R和和驱动电压压U(U不不一定等于于5V)。。OC门在逻逻辑功能上上可以实现现线与，即即两个以上上的OC门门的输出端端可以直接接连接(通通过负载电电阻接电源源)，当某某一个输出出端为低电电平时，公公共输出端端Y为低电电平，即实实现“线与与”逻辑功功能，如图图1-12(b)所所示。如图1-12c所示示电路的逻逻辑函数式式为：OC门的另另一个作用用是可以变变换输出电电压，其输输出电压值值由外接电电源电压U确定。(a)电路路结构(b)逻逻辑符号(c)线与与逻辑电路路图l-12OC门门电路结构构、逻辑符符号及电路路5.6三三态门(3S)的应应用三态门是指指逻辑电路路的输出端端除了正常常的高、低低电平状态态外，还有有一个高阻阻抗状态，，在高阻抗抗状态时，，输出端与与外部连接接线路隔离离。三态门门的这个特特点使得在在一根导线线(常称为为数据总线线)上可以以连接多个个三态门的的输出端，，轮流接收收来自不同同三态门的的信号。当当然，数据据总线在接接收某个三三态门信号号时，其他他三态门必必须处于高高阻状态。。三态与非门门的逻辑符符号如图所所示，除了了输入、输输出端外还还有一个使使能端E。。使能是指指当使能端端有效时，，按与非逻逻辑工作，，当使能端端无效时，，三态门处处于高阻状状态。使能能端有个小小圆圈表示示在低电平平时有效，，使能端没没有小圆圈圈则表示在在高电平时时有效。任务二1位二进进制数加法法器的制作作知识要求：：掌握集成TTL门电电路(74LS00，74LS86)的功能；；掌握1位位二进制数数的加法运运算；学会会化简逻辑辑函数；了了解4位二二进制集成成加法器；；学会一般般的组合逻逻辑电路的的分析和设设计方法。。技能要求：：学会使用万万用表、稳稳压电源、、电烙铁；；学会万能能板的使用用和焊接、、电阻和发发光二极管管的使用；；学会认识识和连接电电路图；学学会74LS00和和74LS86使用用。1．集成TTL门电电路74LS00和和74LS86的功功能74LS004-2输入与与非门的引引脚排列如如图1-18所示。。74LS86是异或或门，实现现异或运算算。异或运运算的规律律是：A、、B取值相相同时（即即A=B=0及A=B=1））时Y=0，A、B取值不同同（即A=0、B=1及A=1、B=0）时Y=1。它它的逻辑符符号和引脚脚排列如图图1-19所示。图1-18TTL74LS00引脚脚图图1-19异或门门逻辑符号号和TTL74LS86引脚脚图2.1半半加器半加器（HalfAdder），简简称HA。。能对1位位二进制数数进行相加加而求得和和及进位的的逻辑电路路称为半加加器。它只只将两个1位二进制制数相加，，而不考虑虑低位来的的进位。设两个加数数分别用A、B表示示，和用S表示，向向高位的进进位用C表表示，根据据半加器的的功能及二二进制加法法运算规则则，可以列列出真值表表，如表所所示。可得半加器器的逻辑表表达式为：：半加器可以以用一个异异或门和一一个与门构构成的电路路来实现。。ABSC0000011010101101(a)逻辑辑电路(b)逻辑辑符号2.2全全加器全加器（FullAdder），简简称FA。。除两个1位二进制制数相加以以外，还与与低位向本本位的进位位数相加，，称之为全全加，所构构成的电路路称为全加加器。表中Ci-1为低位位来的进位位，Ai和和Bi分别别为本位的的被加数和和加数，Si为本位位的和，Ci为向高高一位的进进位。AiBiCi-1SiCi00000001100101001101100101010111001111112.3多多位全加器器实现多位二二进制数相相加的电路路称为加法法器。按照照进位方式式不同，加加法器分为为串行进位位加法器和和超前进位位加法器两两种。2.3.1串行进进位加法器器把n位全加加器串联起起来，低位位全加器的的进位输出出连接到相相邻的高位位全加器的的进位输入入，便构成成了n位串串行进位加加法器。下下图所示为为4位串行行进位加法法器的逻辑辑图。其低低位进位输输出端依次次连至相邻邻高位的进进位输入端端，最低位位进位输入入端接地。。因此，高高位数的相相加必须等等到低位运运算完成后后才能进行行，这种进进位方式称称为串行进进位。运算算速度较慢慢。2.3.2超前进进位加法器器为了提高运运算速度，，在逻辑设设计上采用用超前进位位的方法，，即每一位位的进位根根据各位的的输入同时时预先形成成，而不需需要等到低低位送来后后才形成。。其进位数数直接由加加数、被加加数和最低低位进位数数形成。各各位运算并并行进行，，运算速度度快。3.1逻逻辑函数的的公式化简简法所谓公式化化简法就是是用学过的的公式和定定理对逻辑辑函数进行行化简的方方法。公式式化简法中中常常用到到的方法及及公式和定定理有以下下几种：1、并项法法：利用公公式，，将两两项合并为为一项，并并消去一个个变量。例例如：2、吸收法法：(1)利用公式式，，消消去多余的的项。例如如(2)利用用公式，，消去多余余的变量。。例如配项法：(1)利用用公式，，为某一项项配上其所缺的变量量，以便用用其他方法法进行化简简。例如：：（2）利用用公式，，为某项项配上其所所能合并的的项。例如如：4、消去冗冗余项法：：利用冗余余律，，将冗余余项BC消消去。例如如：3.2.1卡诺图图的构成将逻辑函数数真值表中中的最小项项重新排列列成矩阵形形式，并且且使矩阵的的横方向和和纵方向的的逻辑变量量的取值按按照格雷码码的顺序排排列，这样样构成的图图形就是卡卡诺图。图图1-24所示分别别是2变量量、3变量量和4变量量的卡诺图图。(a)2变量卡卡诺图(b)3变变量卡诺图图(c)4变量卡诺诺图图1-24卡诺诺图的构成成3.2.2逻辑函函数在卡诺诺图上的表表示如果逻辑函函数是以真真值表或者者以最小项项表达式给给出的，只只要在卡诺诺图上那些些与给定逻逻辑函数最最小项相对对应的方格格内填入1，其余的的方格内填填入0，即即得到该函函数的卡诺诺图。例如，下表表所示的函函数Y，在在卡诺图中中对应于ABC取值值分别为000、011、100及111的方方格内填入入1，其余余方格内填填入O，即即得到如图图1-25所示的卡卡诺图。ABCY000100100100011110011010110011113.2.3卡诺图图的性质卡诺图具有有如下性质质：1、卡诺图图上任何两两个标1的的相邻最小小项，可以以合并为一一项，并消消去一个变变量，如图图1-28所示。2、卡诺图图上任何4个标1的的相邻最小小项，可以以合并为一一项，并消消去两个变变量，如图图1-29所示。3、卡诺图图上任何8个标1的的相邻最小小项，可以以合并为一一项，并消消去3个变变量，如如图1-30所示。。图1-28两个相邻邻最小项合合并的情况况图1-294个相相邻最小项项合并的情情况由上述性质质可知，相相邻最小项项的数目必必须为2i个才能合合并为一项项，并消去去i个变量量。包含的的最小项数数目越多，，即由这些些最小项所所形成的圈圈越大，消消去的变量量也就越多多，从而所所得受的逻逻辑表达式式就越简单单。这就是是利用卡诺诺图化简逻逻辑函数的的基本原理理。图1-308个相相邻最小项项合并的情情况3.2.4图形法法化简的基基本步骤根据上述原原理，利用用卡诺图化化简逻辑函函数可按以以下步骤进进行：①将逻辑函函数正确地地用卡诺图图表示出来来。②合并最小小项。在合合并画圈时时，每个圈圈所包含的的方格数目目必须为2i个，并并可根据需需要将一些些方格同时时画在几个个圈内，但但每个圈都都要有新的的方格，否否则它就是是多余的，，同时不能能漏掉任何何一个方格格。此外，，要求圈的的个数最少少，并且每每个圈所包包围的方格格数目最多多，这样化化简后函数数的乘积项项最少，且且每个乘积积项的变量量也最少，，即化简后后的函数是是最简的。。③将代表每每个圈的乘乘积项相加加，即得函函数的最简简与或表达达式。4.2逻逻辑函数几几种表示方方法之间的的转换由真值表到到逻辑图的的转换可按按以下步骤骤进行：(1)根据据真值表写写出函数的的与或表达达式，或者者画出函数数的卡诺图图。(2)用公公式法或者者图形法进进行化简，，求出函数数的最简与与或表达式式。(3)根据据函数的最最简表达式式画逻辑图图，有时还还要对与或或表达式进进行适当变变换，才能能画出所需需要的逻辑辑图。例如，输出出变量Y是是输入变量量A、B、、C的函数数，当A、、B、C的的取值不一一样时，Y=1，否否则，Y=O。列出出此问题的的真值表，，并画出逻逻辑图。解：(1)根据题意意可以列出出函数的真真值表，如如表1-17所示。。由真值表表写出函数数的逻辑表表达式，为为：根据真值表表画出函数数的卡诺图图，如图1-34所所示。ABCY00000011010101111001101111011110表1-17函数数Y的真值值表图1-34函数Y的卡诺图图(2)进行行化简。用用图形法，，合并函数数的最小项项，得到函函数的最简简与或表达达式为：(3)画逻逻辑图。根根据上式可可圆出函数数的逻辑图图，如图1-35(a)所示示。如果要用与与非运算符符号画逻辑辑图，则应应先将函数数的最简与与或表达式式转换为最最简与非-与非表达达式：根据上式画画出的逻辑辑图如图1-35(b)所示示。(a)用用与、或、、非逻辑符符号(b)用用与非和非非逻辑符号号图1-35函数Y的逻辑图图4.2.2由由逻逻辑辑图图到到真真值值表表的的转转换换由逻逻辑辑图图到到真真值值表表的的转转换换可可按按以以下下步步骤骤进进行行：：(1)从从输输入入到到输输出出或或从从输输出出到到输输入入，，用用逐逐级级推推导导的的方方法法，，写写出出各各个个输输出出(变变量量)函函数数的的逻逻辑辑表表达达式式。。(2)将将得得到到的的逻逻辑辑表表达达式式化化简简，，求求出出函函数数的的最最简简与与或或表表达达式式。。(3)将将变变量量的的各各种种可可能能取取值值组组合合代代入入与与或或表表达达式式中中进进行行计计算算，，并并列列出出函函数数的的真真值值表表。。例如如，，逻逻辑辑图图如如下下图图所所示示，，列列出出输输出出信信号号Y的的真真值值表表。。解：：(1)从从输输入入到到输输出出逐逐级级写写出出各各个个输输出出的的逻逻辑辑表表达达式式(2)对对逻逻辑辑表表达达式式进进行行化化简简，，求求出出最最简简与与或或表表达达式式3)进进行行计计算算，，列列出出真真值值表表。。5．．一一般般的的组组合合逻逻辑辑电电路路的的分分析析和和设设计计方方法法5.1组组合合逻逻辑辑电电路路的的分分析析方方法法分析析思思路路：：根根据据给给定定逻逻辑辑电电路路，，找找出出输输出出输输入入间间的的逻逻辑辑关关系系，，从从而而确确定定电电路路的的逻逻辑辑功功能能。。基本本步步骤骤：：根根据据给给定定逻逻辑辑图图写写出出输输出出逻逻辑辑式式，，并并进进行行必必要要的的化化简简，，根根据据真真值值表表和和逻逻辑辑表表达达式式对对逻逻辑辑电电路路进进行行分分析析，，判判断断该该电电路路所所能能完完成成的的逻逻辑辑功功能能，，做做出出简简要要的的文文字字描描述述，，或或进进行行改改进进设设计计。。例如如要要求求分分析析图图1-37所所示示逻逻辑辑电电路路的的功功能能。。解：：(1)写写出出输输出出逻逻辑辑函函数数式式(2)列列逻逻辑辑函函数数真真值值表表(3)分分析析逻逻辑辑功功能能A、、B、、C三三个个输输入入变变量量中中，，有有奇奇数数个个1时时，，输输出出为为1，，否否则则输输出出为为0。。因因此此，，图图示示电电路路为为三三位位判判奇奇电电路路，，又又称称奇奇校校验验电电路路。。5.2组组合合逻逻辑辑电电路路的的基基本本设设计计方方法法设计计思思路路：：分分析析给给定定逻逻辑辑要要求求，，设设计计出出能能实实现现该该功功能能的的组组合合逻逻辑辑电电路路。。基本本步步骤骤：：分分析析要要求求并并列列出出真真值值表表→→求求最最简简输输出出逻逻辑辑式式→→画画逻逻辑辑图图。。下面面举举例例说说明明设设计计组组合合电电路路的的方方法法和和步步骤骤。。例：：设设计计一一个个楼楼上上、、楼楼下下开开关关的的控控制制逻逻辑辑电电路路来来控控制制楼楼梯梯上上的的路路灯灯，，使使之之在在上上楼楼前前，，用用楼楼下下开开关关打打开开电电灯灯，，上上楼楼后后，，用用楼楼上上开开关关关关掉掉电电灯灯；；或或者者在在下下楼楼前前，，用用楼楼上上开开关关打打开开电电灯灯，，下下楼楼后后，，用用楼楼下下开开关关关关掉掉电电灯灯。。解：：(1)分分析析给给定定的的实实际际逻逻辑辑问问题题，，根根据据设设计计的的逻逻辑辑要要求求列列出出真真值值表表。。设楼楼上上开开关关为为A，，楼楼下下开开关关为为B，，灯灯泡泡为为Y。。并并设设A、、B闭闭合合时时为为1，，断断开开时时为为0；；灯灯亮亮时时Y为为l，，灯灯灭灭时时Y为为0。。根根据据逻逻辑辑要要求求列列出出真真值值表表。。(2)根根据据真真值值表表写写出出逻逻辑辑函函数数的的表表达达式式并并化化简简。。(3)根根据据集集成成芯芯片片的的类类型型变变换换逻逻辑辑函函数数表表达达式式并并画画出出逻逻辑辑电电路路图图。。若用用与与非非门门实实现现，，将将函函数数表表达达式式变变换换为为：：逻辑辑图图如如图图所所示示。。因为为：：故可可以以只只用用一一个个异异或或门门实实现现，，如如图图1-39所所示示。。在在实实际际中中，，可可用用两两个个单单刀刀双双掷掷开开关关完完成成这这一一简简单单的的逻逻辑辑功功能能，，见见图图1-40。。5.3组组合合逻逻辑辑电电路路中中的的竞竞争争冒冒险险5.3.1产产生生竞竞争争冒冒险险的的原原因因在组组合合电电路路中中，，当当输输入入信信号号的的状状态态改改变变时时，，输输出出端端可可能能会会出出现现不不正正常常的的干干扰扰信信号号，，使使电电路路产产生生错错误误的的输输出出,这这种种现现象象称称为为竞竞争争冒冒险险。。组合合电电路路中中的的竞竞争争冒冒险险，，主主要要是是门门电电路路的的延延时时作作用用产产生生的的。。由由于于门门电电路路的的延延时时作作用用，，使使信信号号从从输输入入经经过过不不同同的的通通路路传传输输到到输输出出级级所所需需的的时时间间不不同同，，从从而而就就有有可可能能导导致致错错误误的的输输出出。。图1-43与与门门电电路路产产生生的的竞竞争争冒冒险险图1-44或或门门电电路路产产生生的的竞竞争争冒冒险险5.3.2消消除除竞竞争争冒冒险险的的方方法法为了了找找到到发发现现和和消消除除竞竞争争冒冒险险的的方方法法，，考考察察函函数数。。这个个函函数数的的逻逻辑辑图图和和卡卡诺诺图图如如图图1-45所所示示，，其其波波形形图图如如图图1-46所所示示。。由由上上式式可可知知，，当当A=C=1时时，，Y=1，，与与B的的状状态态无无关关。。但但由由波波形形图图可可以以看看出出，，在在B由由1变变0时时，，由由0变变1有有一一延延迟迟时时间间，，在在这这个个时时间间间间隔隔内内，，门门2和和门门3的的输输出出AB和和BC同同时时为为0，，而而使使输输出出出出现现一一个个负负跳跳变变的的窄窄脉脉冲冲，，即即出出现现了了竞竞争争冒冒险险。。(a)逻逻辑图(b)卡诺图图图1-45用卡卡诺图来来发现竞竞争冒险险图1-46产生生了竞争争冒险的的波形这个现象象反映在在卡诺图图上，就就是当B由1变变0时，，函数从从乘积项项这个圈圈跨到乘乘积项那那个圈。。分析这这两个乘乘积项的的圈，可可以发现现它们相相邻但不不相交。。由此，，可以得得到发现现竞争冒冒险的方方法是：：如果卡卡诺图中中乘积项项的圈之之间有相相邻但不不相交的的情况，，则有竞竞争冒险险存在。。消除竞争争冒险的的方法之之一是在在函数中中增加一一个乘积积项AC，这个个新增加加的乘积积项就是是运用冗冗余律消消去的冗冗余项，，即图1-45(b)中虚线线所示的的圈。这这个圈把把两个相相邻但不不相交的的圈连接接在一起起。这时时逻辑函函数为：：这样，当当A=C=1时时，有即B发生生变化时时，Y保保持为1，这样样就消除除了A=C=1时电路路的竞争争冒险。。消除了了竞争冒冒险后的的波形如如图1-47所所示，逻逻辑图如如图1-48所所示。任务三4位位二进制制数值比比较器的的制作知识要求求：熟悉1位位二进制制数值比比较器；；掌握4位集成成数值比比较器(74LS85)；了了解集成成数值(74LS85)比较较器的位位数扩展展；二进进制编码码器；会会用真值值表分析析电路；；了解集集成数值值比较器器(74LS85)的的位数扩扩展；掌掌握二进进制编码码器和二二-十进进制编码码器。技能要求求：学会用万万能板来来完成4位二进进制数值值比较器器的制作作；正确确使用74LS85、、电源、、电阻、、开关和和发光二二极管；；学会识识别电路路图。1、1位位二进制制数值比比较器两个1位位二进制制数进行行比较，，输入信信号是两两个要进进行比较较的1位位二进制制数，现现用A，，B表示示；输出出是比较较结果，，有3种种情况：：A>B、A<B、A=B，，现分别别用Ll、L2、L3表示。。设A>B时Ll=l；A<B时L2=l；A=B时L3=1。由此此可列出出1位数数值比较较器的真真值表，，如下表表所示。。根据此此表可写写出各个个输出的的逻辑表表达式：：由以上逻逻辑表达达式可画画出1位位数值比比较器的的逻辑图图，如图图1-53所示示。2．4位位集成数数值比较较器两个多位位数码A、B的的比较，，是从A的最高高位和B的最高高位进行行比较，，如果二二者不相相等，则则该位的的比较结结果就可可以作为为A、B的比较较结果；；如果二二者相等等，则再再比较次次高位，，依此类类推。显显然，如如果A=B，则则比较步步骤必须须进行到到最低位位才能得得到结果果。4位数值值比较器器的真值值表如表表1-25所示示，表中中符号““×”表表示为任任意值。。图1-544位数值值比较器器的逻辑辑图4．二进进制编码码器用文字、、符号或或者数字字表示特特定对象象的过程程称为编编码。在在数字电电路中使使用二进进制数进进行编码码，相应应的二进进制数称称为二进进制代码码。实现现编码操操作的电电路称为为编码器器。4.13位二进进制编码码器3位二进进制编码码器是把把8个输输入信号号，编成成对应的的3位二二进制代代码输出出。因为为输入有有8个信信号，要要求有8种状态态，所以以输出的的是3位位二进制制代码。。逻辑图如如图所示示。图(a)是由或或门构成成的3位位二进制制编码器器，输入入为原变变量，即即高电平平有效；；图(b)是是由与非非门构成成的3位位二进制制编码器器，输入入为反变变量，即即低电平平有效。。无论是是在图(a)中还是是在图(b)中，I0的编编码都是是隐含着着的，即即当I1、I2、I3、I4、I5、I6、I7均为无无效状态态时，编编码器的的输出就就是I0(或或)的编编码。4.23位位二进制制优先编编码器前面介绍绍的编码码器，输输入信号号都是互互相排斥斥的。在在优先编编码器中中则不同同，允许许几个信信号同时时输入，，但是电电路只对对其中优优先级尉尉最高的的进行编编码，不不理睬级级别低的的信号，，或者说说级别低低的信号号不起作作用，这这样的电电路叫做做优先编编码器。。也就是是说，在在优先编编码器中中是优先先级别高高的信号号排斥级级别低的的，即具具有单方方面排斥斥的特性性。(a)由由或或门构成成(b)由由与与非门构构成图1-583位二进进制编码码器3位二进进制优先先编码器器的输入入是8个个要进行行优先编编码的信信号I0～I7，设I7的优优先级别别最高，，I6次次之，依依此类推推，I0最低，，并分别别用000、001、、…、111表表示I0、I1、…、、I7。。根据优优先级别别高的信信号排斥斥级别低低的特点点，即可可列出优优先编码码器的简简化真值值表，即即优先编编码表，，如表1-27所示。。由表1-27直直接可得得：根据上述述表达式式即可画画出如图图1-59所示示逻辑图图。在图图1-59中，，I0的的编码也也是隐含含的，当当I1～～I7均均为0时时，电路路的输出出就是I0的编编码。因为3位位二进制制优先编编码器有有8根输输入编码码信号线线、3根根输出代代码信号号线，所所以又叫叫做8线线，3线线优先编编码器。。如果要求求输出、、输入均均为反变变量，则则只要在在图1-59中中的每一一个输出出端和输输入端都都加上反反相器就就可以了了。图1-593位二进进制优先先编码器器4.3集集成8线-3线优先先编码器器下图所示示是TTL集成成8线-3线优优先编码码器74LSl48的的引脚排排列图和和逻辑功功能示意意图，其其真值表表如下表表所示，，表中符符号“××”表示示为任意意电平。。图1-60集成成8线-3线优优先编码码器74LSl485．二-十进制制编码器器将十进制制的10个数码码0、1、2、、3、4、5、、6、7、8、、9编成成二进制制代码的的逻辑电电路称为为二-十十进制编编码器。。现以最最常用的的8421BCD码编编码器为为例说明明。5.18421BCD码码编码器器因为输入入有10个数码码，要求求有10种状态态，而3位二进进制代码码只有8种状态态，所以以输出需需用4位位二进制制代码。。设输入入的10个数码码分别用用I0、、I1、、…、I9表示示，输出出的二进进制代码码分别为为Y3、、Y2、、Y1、、Y0，，采用8421BCD码，则则真值表表如表1-29所示。。由于I0～I9是一一组相互互排斥的的变量，，故可由由真值表表直接写写出输出出函数的的逻辑表表达式，，即为：：逻辑图如如图1-62所所示。其其中I0也是隐隐含着的的.（a）由由或门构构成（（b））由与非非门构成成图1-628421BCD码编码码器5.28421BCD码优优先编码码器设优先顺顺序是从从I9至至I0递递降，则则8421BCD码优优先编码码器的真真值表如如表1-30所所示。由由表1-30可可直接写写出输出出的函数数表达式式，为:根据上列列表达式式可画出出如图1-63所示的的逻辑图图。因为为8421BCD码优优先编码码器有lO根输输入编码码信号线线，4根根输出代代码信号号线，所所以又叫叫做10线-4线优先先编码器器。如果在图图1-63所示示电路的的基础上上，在每每一个输输入端和和输出端端都加上上反相器器，便可可得到输输入和输输出均为为反变量量的8421BCD码码优先编编码器。。图1-638421BCD码优优先编码码器任务四4位位二进制制数加法法数码显显示电路路的制作作知识要求求：掌握四位位二进制制加法运运算；掌掌握集成成二进制制译码器器及二-十进制制译码器器；掌握握LED数码管管和显示示译码器器；掌握握74LS283，CC4008，，74LS138，BS201，BS202，74LS147，74LS148，，CD4511；了解解二进制制译码器器。技能要求求：会使用74LS283、CC4008、74LS138、BS201、BS202、74LS147、、74LS148、CD4511；；学会用用万能板板来完成成四位二二进制数数加法数数码显示示电路的的制作。。1．四位位二进制制加法运运算电路路1.1加加法器器实现多位位二进制制数相加加的电路路称为加加法器。。按照进进位方式式的不同同，加法法器分为为串行进进位加法法器和超超前进位位加法器器两种。。1.1.1串串行进位位加法器器把n位全全加器串串联起来来，低位位全加器器的进位位输出连连接到相相邻的高高位全加加器的进进位输入入，便构构成了n位的串串行进位位加法器器。下图图所示为为4位串串行进位位加法器器的逻辑辑图。由上图可可知，尽尽管串行行进位加加法器各各位相加加是并行行的，但但其进位位信号是是由低位位向高位位逐级传传递的。。这样，，要形成成高位的的和，必必须等到到低位的的进位形形成后才才能确定定。因此此，串行行进位加加法器速速度不高高。1.1.2超超前进位位加法器器为了提高高运算速速度，在在逻辑设设计上采采用超前前进位的的方法，，即每一一位的进进位根据据各位的的输入同同时预先先形成，，而不需需要等到到低位的的进位送送来后才才形成。。4位并并行相加加超前进进位加法法器的逻逻辑图，，见图1-79。图中中虚线框框内的电电路是实实现超前前进位的的电路部部分，称称为超前前进位发发生器。。1.2加加法器器的应用用加法器除除用来实实现两个个二进制制数相加加外，还还可用来来设计代代码转换换电路、、二进制制减法器器和F进制加加法器等等。1.2.18421BCD码转换换成余3码由余3码码的定