探究最佳的结构化ASIC设计方法

第第页探究最佳的结构化asic设计方法因为与深亚微米标准单元asic相关的非重复性工程费用(nre)越来越大，设计周期又很长，因此利用结构化asic举行定制ic设计的吸引力正变得越来越大。结构化asic能以极具竞争力的单位成本提供优秀的硅片性能，并且nre费用极低。结构化asic的多样性意味着它即可以用作系统主芯片，也可以用作高性价比的小型辅助芯片。

许多物理设计问题在结构化asic的片设计中已经得到解决，因此后端版图设计的时光可以大大缩短，从而导致更快的验证确认和原型提供。不过asic片具有预定义的结构，因此设计师必需合理支配芯片资源才干获得抱负的性能。

是asic的另外一个替代品，它们普通基于查找表和可配置的规律单元。与相应的asic技术相比，fpga的面积效率较低，功耗较大。当年产量超过5000片时，用法结构化asic通常具有更好的性价比。固然，fpga在许多应用领域中仍是抱负的原型设计工具，可以提供迅速周转和较低的前端成本。

假如采纳fpga做设计原型，那么规划好向所选结构化asic的移植十分重要。最好是尽早采纳fpga和asic库做协同开发。不过即使不这样做，少许的规划努力也能使移植工作越发顺当。

建议

采纳可以避开失配的综合工具策略。通常设计师可以用法他们挑选的前端环境将设计转换成供给商网表或寄存器转移级的hdl描述；但fpga综合和asic综合很可能用法不同的工具或同一工具的不同版本。利用代码检查器和‘最小公分母’编程风格可以避开结果的失配。这样也可确保不同的工具不会对rtl代码作出不同的说明。

提供时序详情。asic供给商需要这些信息执行综合、时序为主导的版图和后版图静态时序分析。精确的系统时钟信息和i/o系统时序预算，以及fpga综合脚本上的任何错误/多循环路径信息都有助于加快版图设计速度。

尽早与asic提供商研究可测性设计要求。虽然测试不需要纳入fpga原型中，但asic中不行测试的电路将降低器件的故障笼罩率，并有可能使故障元件通过测试仪器的测试。一些asic供给商在nre中包含了测试插入和自动测试程序产生费用；但仍可能要求特地的功能复用性测试引脚和额外的测试电路。

增强复位和初始化规律。即使fpga不需要，但增强复位和初始化规律能使在完整原型上用法的测试向量产生与相同的结果。

尽早打算封装类型和引脚输出。结构化asic供给商可以提供各种彻低满足设计要求、可以节约成本和电路板面积的封装，但封装挑选对fpga来说是有限制的。假如要求与fpga原型保持引脚兼容，那么应当尽早与asic供给商研究引脚输出和封装挑选以满足设计要求。

图：对于结构化asic和fpga配合开发项目，提前规划很重要。

避开

用法与asic不匹配的原型fpgaram功能。虽然asicram通常是高度可配置的，不同的ram容量不是问题，但要确保囫囵ram容量和实例数量的可用性。异步拜访和不对称地读写具有不同字宽的端口可能无法实现，或要求增强额外的辅助电路和规律。

挑选asic产品中不能提供的fpgai/o。因此需要检查asic库并寻求匹配性。这样可以避开在原型板上插入asic时发生惊奇的问题。

用法fpga供给商提供的私有学问产权。要坚持用法有信誉的供给商提供的很简单用于fpga和asic的可综合ip。当用法诸如锁相环等模拟ip时，要确保目标asic供给商可以匹配设计所要求的频率产生或降斜率要求。

用法长的互连线。虽然后端工具通过紧邻放置互连电路可以很好地削减互连延时，但结构化asic中的ram位置是固定的，衔接裸模顶部的ram和固定在底部与i/o相关的电路将增强延时。假如有任