半导体集成电路课程教学教案

244/244《半导体集成电路》课程教学教案山东大学信息科学与工程学院电子科学与技术教研室(微电)张新课程总体介绍：教材：选用上海科技出版社出版的，由电子工业部教材办公室组织编写的高等学校教材《半导体集成电路》一书。该教材参考教学学时为120学时。目前实际教学学时数：课内66+实验6，共计72学时。教学内容：(按72学时删减)第一篇双极型逻辑集成电路26学时第一章集成电路的寄生效应（含序论）7学时第二章TTL集成电路12学时第三章TTL中大规模集成电路3学时第四章TTL电路版图设计4学时第二篇MOS逻辑集成电路26学时有关MOS管+前言3学时第六章nMOS逻辑集成电路9学时第七章CMOS集成电路8学时第八章动态,准静态MOS电路简介2学时第九章MOS集成电路版图设计4学时第三篇模拟集成电路20学时第十一章模拟集成电路中的专门元件8学时第十二章模拟集成电路中的差不多单元9学时第十三章集成运算放大器简介3学时课程教案:序言1学时内容:1集成电路1.1集成电路定义1.2集成电路特点1.3集成电路分类半导体集成电路2.1半导体集成电路分类2.2有关半导体集成电路的集成度2.3半导体集成电路的优缺点课程内容介绍及参考书课程重点：介绍了何谓集成电路，集成电路是如何分类的（即可分为膜集成电路.半导体集成电路和混合集成电路），集成电路有何特点；介绍了何谓半导体集成电路，半导体集成电路的分类（即按照电路中晶体管的导电载流子状况分类，可分为双极型集成电路和单极型集成电路两种；按照电路工作性质分类，可分为数字集成电路和模拟集成电路两种），半导体集成电路的重要概念-集成度，以及半导体集成电路的优点（即体积小重量轻；技术指标先进可靠性高以及便于大批量生产和成本低等）。最后给出了课程总体内容介绍，并给出了有关参考书。课程难点：有关半导体集成电路的定义，不同方法的分类；有关半导体集成电路集成度的两种定义方法，以及半导体集成电路的最突出的优点。差不多概念：1集成电路-将某一电路所需的若干元器件（晶体管；二极管；电阻和电容）均制作于一个（或几个）基片上，通过布线连接构成的完整电路。2膜集成电路-由金属和金属合金薄膜以及半导体薄膜制成元器件，布线连接构成的集成电路。3半导体集成电路-以半导体（硅）单晶为基片，以外延平面工艺为基础工艺，将构成电路的各元器件制作于同一基片上，布线连接构成的功能电路。4混合集成电路（组合集成电路）-由半导体集成电路，膜集成电路和分离元件中至少两种构成的集成电路。5双极型集成电路-由一般平面双极晶体管构成的集成电路，其载流子为电子和空穴。6单极型集成电路（MOS集成电路）-由MOS场效应管构成的集成电路，其导电载流子仅有电子（或空穴）一种。7数字集成电路-处理数字量信号的集成电路。数字量指以某一最小单元作不连续变化的量。8模拟集成电路-处理模拟量信号的集成电路。模拟量指能够连续变化的量。9集成电路的集成度-单位面积芯片上最多可容纳的元器件个数。单位；元器件个数/平方毫米。10集成电路的规模-以单个芯片上最多可容纳的元器件个数为划分依据。单位；元器件个数/单芯片。差不多要求：掌握集成电路的定义及分类；半导体集成电路的定义及分类；了解半导体集成电路的应用场合；明白以规模定义的半导体集成电路的集成度以及集成度定义的扩展。课程参考书目及要求：对双极型部分：1器件原理部分：书目：《半导体物理》已开过课程；《晶体管原理》与本课程同期开课；《半导体器件物理》同名书目。要求：熟悉晶体管单结特性及相关公式；熟悉晶体管双结特性及部分相关公式；熟悉晶体管瞬态（频率）特性。2工艺原理部分：书目：《半导体器件工艺原理》77年统编教材；《超大规模集成电路技术基础》99年由电子工业出版社出版；《集成电路制造技术》与本课程同期开课。要求：熟悉pn结形成的工艺原理及平面结工艺结构；熟悉pn结形成时的工艺阻碍因素；熟悉常规集成电路工艺剖面结构以及各电性区的作用，集成电路制造带来的各种寄生。3电路及集成电路构成基础知识部分：书目：《电子技术基础》已开过课程；《数字集成电路》已开过课程；《模拟集成电路》已开过课程。要求：熟悉各种门电路的差不多线路构成；熟悉构成各种门电路的各种差不多元器件；熟悉各种门电路的差不多工作原理；熟悉各种门电路的组合；熟悉各种二进制规则及逻辑关系的变换。MOS集成电路部分：书目：〈晶体管原理〉第八章场效应晶体管；〈单极型晶体管〉。要求：熟悉MOS晶体管结构；熟悉MOS晶体管工作原理；熟悉MOS晶体管类型及不同工作条件下的特性；熟悉MOS晶体管各种电流-电压关系式。第一篇双极型逻辑集成电路《26学时》第一章集成电路的寄生效应(6学时)§1.1集成电路的专门工艺及结构1学时内容:1典型pn结隔离工艺pn结隔离工艺的工艺流程典型pn结隔离的实现及埋层作用pn结隔离结构形成的讲明2介质隔离工艺2.1介质隔离工艺的工艺流程2.2介质隔离工艺中晶体管和电阻的结构剖图2.3介质隔离工艺的工艺特点3pn结-介质混合隔离3.1pn结-介质混合隔离剖面结构3.2pn结-介质混合隔离结构特点课程重点:本节要紧介绍了双极型逻辑集成电路制造中常用的典型pn结隔离工艺以及补充了性能更优越的介质隔离和pn结-介质混合隔离工艺,对三种工艺的工艺流程和工艺剖面结构分不作了介绍,并对三种工艺的工艺特点作了对比。其中最重要的是典型的pn结隔离的工艺内容，这仍然是双极型逻辑集成电路制造中最最常用的隔离工艺，因为该工艺与常规平面制造工艺相容性最好。对三种工艺所制造的埋层结构做了介绍，并介绍了埋层所起到的两个作用，即解决了正面连线造成的集电极串联电阻增大的问题，又解决了器件功率特性和频率特性对材料要求的矛盾。强调了常规pn结隔离是如何从工艺上实现的，即隔离扩散的各扩散区均必须扩穿外延层而与p衬底连通（或称各隔离墙均有效）；强调了常规pn结隔离集成电路在使用时是如何给予电性保证的，即p衬底连接电路最低电位（保证隔离pn结二极管处于反向偏置）。课程难点：三种隔离方法是如何达到使半导体集成电路中各元器件在电性能上达到绝缘隔离的；三种工艺中制造的埋层在集成电路中作用的原理；pn结隔离是如何工艺实现的，如何在使用时给予电性保证的。差不多概念：1pn结隔离-利用反向pn结的大电阻特性实现集成电路中各元器件间电性隔离方法。2介质隔离-使用绝缘介质取代反向pn结，实现集成电路中各元器件间电性隔离方法。3混合隔离-在实现集成电路中各元器件间电性隔离时，既使用了反向pn结的大电阻特性又使用了绝缘介质电性绝缘性质的方法。差不多要求：了解三种隔离方法各自的工艺流程，流程中重点工序的工艺方法和工艺特点。了解三种隔离方法各自的隔离特点和隔离性能对比，特不是隔离结构带来的有源寄生和无源寄生性能的对比。着重掌握典型pn结隔离的工艺流程和各工序的作用，了解典型pn结隔离集成电路的pn结隔离是如何工艺实现的，如何在使用时给予电性保证的；清晰的明白埋层是如何制造的，埋层有何特点，埋层在半导体集成电路结构中有何作用以及埋层制造质量对集成电路电性的能阻碍。§1.2集成电路中元器件的结构和寄生效应1学时内容：1集成电路中npn管结构带来的寄生效应1.1典型pn结隔离结构中npn管带来的寄生效应1.2pn-介质混合隔离结构中npn管带来的寄生效应1.3介质隔离结构中npn管带来的寄生效应2集成电路中电阻结构带来的寄生效应2.1典型pn结隔离结构中电阻的结构特点2.2引入的寄生器件2.3电路中电阻的使用特点2.4集成电路中电阻结构引入的寄生电容3集成电路中典型倒相器引入的寄生效应3.1集成倒相器的构成及其寄生3.2去除有源寄生的措施课程重点：本节要紧介绍了常规集成电路制造中典型元件-基区扩散电阻制造带来的寄生效应，它在集成电路中的典型工艺剖面结构为三层二结结构；典型器件npn管制造带来的寄生效应，它在集成电路中的典型工艺剖面结构为四层三结结构；典型倒相器制造带来的寄生效应，它应含有电阻制造带来的寄生和npn管制造带来的寄生。这些寄生均分为有源寄生效应和无源寄生效应，有源寄生效应阻碍集成电路的直流特性和瞬态特性，是极其有害的；而无源寄生仅阻碍电路的瞬态特性。本节重点是npn管制造带来的寄生效应，其有源寄生-寄生晶体管对集成电路性能带来的不良阻碍。介绍了如何从工艺上采取措施消除这种有源寄生的阻碍，所采取的工艺措施是在npn管集电区掺金（相当于在pnp管基区掺金）和在npn管集电区设置高浓度n型埋层（阻碍pnp管基区性质），它们的作用原理是：掺金的作用，使pnp管基区中高复合中心数增加，少数载流子在基区复合加剧，由于非平衡少数载流子不可能到达集电区从而使pnp管电流放大系数大大降低。埋层的作用有两个，其一，埋层的下反扩散导致pnp管基区宽度增加，非平衡少数载流子基区渡越时刻增长，非平衡少数载流子在基区的复合率增大，从而使pnp管电流放大系数降低；其二，埋层的上反扩散导致pnp管基区掺杂浓度增大，基区方块电阻减小，由晶体管原理可知，这将导致发射效率下降从而使pnp管电流放大系数降低，综上所述，各作用的结果使寄生pnp管的电流放大系数降至0.01以下，则有源寄生转变为无源寄生，仅体现为势垒电容的性质。课程难点：集成电阻制造.集成晶体管的制造.集成倒相器的制造在集成电路中实际带来的无源寄生-电容；有源寄生-晶体管均将参与电路工作。由集成电阻和集成晶体管在集成电路中可能工作状态的分析，集成晶体管结构将带来有源寄生，从而阻碍集成电路的直流工作性能。因此，需尽可能采取各种工艺措施来消除这种有源寄生的阻碍。差不多概念：1埋层的上反扩散-在工艺制造过程中的各高温条件下，在浓度梯度的作用下，高浓度的n型埋层向低浓度的n型外延层的扩散。2埋层的下反扩散-在工艺制造过程中的各高温条件下，在浓度梯度的作用下，高浓度的n型埋层向低浓度的p型衬底的扩散。3典型集成电阻的三层二结结构-指p型扩散电阻区-n型外延层-p型衬底三层，以及三层之间的两个pn结如此的工艺结构。4典型集成晶体管的四层三结结构--指npn管的高浓度n型扩散发射区-npn管的p型扩散基区-n型外延层（npn管的集电区）-p型衬底四层，以及四层之间的三个pn结如此的工艺结构。5有源寄生-存在寄生晶体管的现象，可为寄生pnp管（衬底参与构成的pnp管），也可为寄生npn管（多发射极输入晶体管各发射区与基区构成的npn管）。6无源寄生-存在寄生元件的现象，可为寄生电容，也可为寄生电阻。差不多要求：了解集成电路制造中的特有工艺结构隔离岛和隔离墙的形成，明白隔离结构的存在会使集成元器件制造时带来寄生效应，而寄生效应分为产生有源寄生器件和产生无源寄生元件两种情况。当工艺条件或电性条件满足时，有源寄生能够转变为无源寄生。在三种隔离结构中，集成元器件的制造所引入的寄生效应种类不同，且强弱不同的分析，明白三种隔离结构寄生特点的区不。掌握在集成电路制造和使用中，如何去除集成元器件结构带入的有源寄生效应，使有源寄生变为无源寄生。了解集成电阻和集成npn管在集成电路中的电性等效结构和工艺剖面结构，进而了解由它们构成集成倒相器时，各自的寄生是如何阻碍倒相器的电性能的，明白如何去除集成倒相器制造中产生的有源寄生。§1.3多结晶体管的埃伯斯-莫尔模型2学时内容：1理想二极管的模型1.1pn结二极管的V-I特性1.2pn结二极管的V-I特性分析1.3典型硅pn结二极管的V-I特性1.4理想pn结模型2双结晶体管的E-M模型2.1双结晶体管的结构及电流定义2.2注入型E-M模型2.3其它模型3四层三结结构npn管的E-M模型3.1集成电路中npn管的四层三结结构及分析3.2四层三结结构中的电流分析3.3四层三结结构的E-M模型4掺金电路中晶体管的瞬态模型4.1四层三结结构的瞬态模型4.2掺金电路的瞬态摸型课程重点：本节开始介绍了简单的硅二极管的伏安特性，从硅二极管的电流电压关系公式，分析了它的正向特性和反向特性，由正向特性分析中可知，现在电流的大小除了与结上的正向电压有关外还与结两侧搀杂浓度有关，从公式分析中表明，应与搀杂浓度小的一侧杂质浓度有关，从硅二极管的伏安特性曲线进而讨论了它的理想情况，引出了理想pn结模型。由单结模型扩展到双结晶体管E-M模型,从两种结构进行了分析，一种是当基区足够宽时，表现为两个互不干扰的pn结二极管结构，这时可用单结模型分析两结各自的伏安特性；另一种是当基区足够薄时，这时必须考虑两结的互作用，伏安特性分析可知，两结的结电流中除了各自的注入电流外还与相邻结注入电流被本结汲取的部分有关系，双结晶体管E-M模型是以后一种情况为依据建立的。进而又扩展到集成电路中的实际晶体管的四层三结结构的E-M模型，电路分析可知，一是多了一个pn结，二是认为npn管基区足够薄同时寄生pnp管基区（n型外延层）也足够薄，如此各结均要考虑相邻结的互作用，据此建立了四层三结结构晶体管的E-M模型。其中，重点是四层三结结构的E-M模型。在该模型中清晰的看到，由于寄生pn结的引入产生了寄生晶体管，而该寄生晶体管可阻碍集成电路的电性能，包括阻碍直流特性和瞬态特性。因为不希望寄生阻碍集成电路的直流特性，则依照上节的结论讨论了如何消除这种有源寄生的阻碍，建立了掺金电路的瞬态模型，该电路模型采取了如下措施：npn管集电区掺金；npn管集电区设置高浓度n型埋层；p型衬底的电极S极接电路最低电位，因此，该电路模型消除了有源寄生，去除了部分无源寄生。课程难点：集成电路中晶体管的四层三结结构的直流E-M模型和瞬态E-M模型的建立，该二模型的电流和电压分析，在该二模型中，有源寄生是如何阻碍集成电路直流特性和瞬态特性的分析。在应用其直流特性时，如何样可消除有源寄生的阻碍；而采纳掺金工艺又如何能够简化瞬态模型。差不多概念：1αR-晶体管反向运用时共基极短路电流增益。2αF-晶体管正向运用时共基极短路电流增益。3注入型E-M模型-电路的端电流是以结的注入电流表述的。4传输型E-M模型-电路的端电流是以晶体管的少数载流子正向传输电流及晶体管的少数载流子反向传输电流表述的。5结电流-在E-M模型中流过结的电流，其大小与结电压有关，有方向性。6端电流-在E-M模型中的外端口流过的电流，是相关结电流的综合，也具有方向性。差不多要求：了解单结和双结结构的E-M模型，进而了解四层三结结构的E-M模型，清晰注入型E-M模型与其它类模型定义和本质上的区不。熟悉四层三结结构的直流E-M模型以及如何消除该模型中有源寄生的方法；了解四层三结结构的瞬态E-M模型，明白模型中阻碍瞬态特性的因素和集成电路制造中可能引入的阻碍瞬态特性的因素。熟悉直流模型V-I特性的电流和电压分析，熟知电流电压公式；熟知各种结构的E-M方程。§1.4集成电路中晶体管有源寄生效应1学时内容：1npn管工作于反向有源区npn管及寄生pnp管的工作状态1.2工作状态分析1.3寄生pnp管对npn管电性阻碍的结论采纳工艺措施减小寄生pnp管的阻碍2npn管工作于饱和区2.1npn管及寄生pnp管的工作状态2.2工作状态分析2.3集成电路中npn管的饱和分析课程重点：当npn管集电结正向偏置时，寄生pnp管正向有源放大，则寄生pnp管将阻碍npn管的电性能，进而阻碍集成电路的电性能。本节重点介绍了npn管集电结可能正向偏置的两种情况，即npn管处于反向工作状态或饱和工作状态。在上述两种状态下，寄生pnp管正向放大，为有源寄生。因此，着重讨论了工作于上述两种工作状态下的npn管的电性能受到的有源寄生的所有阻碍。当npn管处于反向有源工作状态时，通过电路分析和E-M方程分析可知：现在寄生pnp管正向有源放大，使得npn管中一部分“发射极”电流通过寄生pnp管集电结流失，这是npn管处于反向有源工作状态时寄生pnp管对npn管性能进而对集成电路性能造成的阻碍。当npn管处于饱和工作状态时，通过电路分析和E-M方程分析可知：现在寄生pnp管正向有源放大，使得npn晶体管的饱和压降VCES下降，这是npn管处于饱和工作状态时寄生pnp管对npn管性能进而对集成电路性能造成的阻碍。课程难点：在双极型集成电路应用时，集成电路中npn管的工作状态对有源寄生的阻碍专门大。当npn管工作于正向放大态或截止态时，使得寄生pnp管的发射结（npn管的集电结）反向偏置，而电路应用时其集电结（衬底结）必定反偏，这使寄生管失去电性放大作用而体现为无源寄生；当npn管反向有源或饱和工作时，寄生pnp管的发射结（npn管的集电结）正向偏置，而其集电结必定反偏，寄生pnp管为正向有源放大，它将参与npn管的电性工作。则判定npn管的工作状态是重要的。对综合分析带有有源寄生管的npn管电性能，进而分析集成电路的电性能也是重要的。差不多要求：了解集成电路中寄生pnp管与电路中npn管有何关系，会分析为何npn管处于反向有源或饱和工作状态时会使寄生pnp管正向有源放大导通，会对npn管电性能进而对集成电路电性能带来阻碍。了解上述两种状态下npn管的受寄生管阻碍的模型及其E-M方程；清晰在npn管处于反向有源或饱和工作状态时，寄生pnp管会对npn管电性能进而对集成电路电性能带来如何样的阻碍；明白如何去除和减轻上述两状态下的寄生pnp管的有源寄生阻碍。了解集成电路中npn管饱和工作特性，明白其饱和程度的界定，并了解集成电路中晶体管与分离晶体管饱和时的不同。§1.5集成电路中的寄生电容1学时内容：1各种pn结工作状态下结电容的求取固定反偏电压下pn结电容CJ(V)（结电压V小于零，且固定）正偏电压下pn结电容CJ（结电压V大于零，固定或变化）零偏电压下pn结电容CJ0（结电压V等于零）变化反偏电压下pn结电容CJ(V)（结电压V小于零，且变化）2计算举例2.1求取结电容步骤2.2讲明2.3举例：简易TTL与非门中晶体管的各结电容计算课程重点：集成电路中的无源寄生将阻碍集成电路的瞬态特性，而无源寄生元件要紧是寄生结电容。pn结电容的大小与结的结构和所处的状态有关，即与pn结上所加的偏压有关；与pn结的面积有关；且与pn结面是侧面依旧底面有关。因此，在考虑计算寄生结电容时，必须和pn结的实际结构结合起来，还必须和pn结在某个瞬态过程中实际电性状态变化结合起来。课程难点：分清各种偏压下的pn结的状态，应用合适的pn结电容公式。其中，分析和判定在某一电性过程中pn结上所处的偏压状态是重要的，特不是结处于变化反偏状态时，且pn结两侧电压均变化的情况尤要注意；另外，在pn结的面积计算时，注意其侧面积为四分之一圆柱面积，这是由于扩散形成电性区时存在横向扩散所致。差不多要求：掌握各种偏压下的pn结电容求取公式，能够分析在某个电性过程中，pn结上的偏压状态如何，是固定的依旧变化的，是零偏、正偏、反偏依旧三种状态都发生了。熟悉结电容的求取方法，能熟练的应用结电容求取公式求得各种偏压下的pn结电容。第一章：集成电路的寄生效应（含序言）作业补充考虑题5题+课本习题5题第二章：TTL集成电路（12学时）§2.1双极门电路的进展1学时内容：1差不多逻辑门电路1.1完成逻辑和的电路-或门1.2完成逻辑乘的电路-与门1.3完成逻辑否定的电路-非门1.4复合门2双极门电路的进展2.1DCTL电路（直接耦合晶体管逻辑电路）2.2RTL和RCTL电路（电阻晶体管和阻容晶体管逻辑电路）2.3DTL电路（二极管-晶体管逻辑电路）2.4TTL电路（晶体管-晶体管逻辑电路）课程重点：本节介绍了构成逻辑集成电路的各种差不多门电路，介绍了双极门电路的进展，从早期逻辑门直到当今广泛应用的TTL逻辑门电路，其中，DTL逻辑电路和TTL逻辑电路是课程重点。尤其要注意，DTL逻辑电路和TTL逻辑电路性能上的区不，以及TTL逻辑电路性能参数上的优越性。课程难点：逻辑集成电路进展过程中每一次电路改进的缘故，以及通过电路元器件的变化而使电路参数改进的实际分析。差不多概念：1或门-完成逻辑和的电路门。指对有若干输入端的门电路，其具有当输入均为“0”时，输出为“0”；当输入端中至少有一个为“1”时，输出即为“1”的逻辑功能。2与门-完成逻辑乘的电路门。指对有若干输入端的门电路，其具有当输入均为“1”时，输出为“1”；当输入端中至少有一个为“0”时，输出即为“0”的逻辑功能。3非门-完成逻辑否定的电路门。指对有一个输入端的门电路，其具有当输入为“1”时，输出为“0”；当输入为“0”时，输出为“1”的逻辑功能。4DCTL电路-直接偶合晶体管逻辑电路。Direct-CoupledTransistorsLogic(Circuit).5RTL电路-电阻晶体管逻辑电路。Resistances-TransistorsLogic(Circuit).6RCTL电路-阻容晶体管逻辑电路。Resistances-Capacitances-TransistorsLogic(Circuit).7DTL电路-二极管-晶体管逻辑电路。Diodes-TransistorsLogic(Circuit).8TTL电路-晶体管-晶体管逻辑电路。Transistors-TransistorsLogic(Circuit).差不多要求：了解逻辑电路差不多门的构成，了解双极门电路的进展过程，以及双极门电路每一次电路结构的变化使电路性能得到的改善。明白DTL电路和TTL电路完成的功能，它们各自的电性能及它们之间性能的不同。清晰TTL逻辑电路从电性能上比DTL逻辑电路以及所述早期逻辑门电路有哪些优越性，这些优越性与电路结构的改变有什么直接关系。§2.2简易TTL与非门4学时内容：1简易TTL与非门电路结构及工作原理电路结构工作原理1.2.1电路关态分析1.2.2电路开态分析2电路的电压传输特性-电路E-M模型2.1输入全部短接时电路特点及电流分析2.2列电压传输方程（2-1）——（2-6）式2.3电压传输曲线及分析3简易TTL与非门电路要紧参数3.1电路静态参数3.1.1与抗干扰能力有关的参数3.1.2与带负载能力有关的参数3.1.3与静态功耗有关的参数3.2电路瞬态参数3.2.1电路瞬态等效电路及特性3.2.2引入的瞬态参数（定义、分析、计算）4简易TTL与非门的改进4.1简易TTL与非门存在的问题4.2四管单元TTL与非门4.3五管单元TTL与非门课程重点：简易TTL与非门是TTL门电路的基础门，是构成TTL集成电路的差不多单元。更复杂的与非门及更复杂的若干其它功能的门电路均由简易TTL与非门扩展而形成，它们的功能也可由简易TTL与非门功能讲明或者由简易TTL与非门功能扩展来讲明。因此，本节是第二章的重点。在本节中，简易TTL与非门的静态电路分析和静态参量定义.分析.求取是重点，同时要兼顾电路的瞬态特性。在分析静态电路时，要注意两个稳态（静态）中简易TTL与非门各元器件工作状态的不同；在分析参量时，电路的电压传输特性是分析与抗干扰能力有关参数的基础，而与带负载能力有关的参数及与静态功耗有关的参数的分析则与特定的电路构成状态有关。在本节中，还讨论了简易TTL与非门存在的抗干扰能力不强；带负载能力专门弱和工作速度不高三个缺点，同时介绍了为改进简易TTL与非门性能而引入的四管单元TTL与非门；而四管单元TTL与非门改善了简易TTL与非门性能但静态功耗过大，为改善了简易TTL与非门性能又要消除四管单元TTL与非门的不足，引入了五管单元TTL与非门电路；因为电路结构上的缘故（输出管均带有基极泄流电阻R3），四管单元TTL与非门和五管单元TTL与非门仍存在问题，本节又设想了改进方案。课程难点：简易TTL与非门的静态电路分析，简易TTL与非门的与抗干扰能力有关参数的定义与分析，简易TTL与非门的与带负载能力有关参数的定义与分析，简易TTL与非门的与静态功耗有关参数的定义与分析；简易TTL与非门的瞬态等效电路及分析，简易TTL与非门的瞬态参数的定义与分析。简易TTL与非门存在问题的分析讨论，引入了四管单元TTL与非门电路对简易TTL与非门性能的改进分析讨论以及四管单元TTL与非门仍存在问题的分析，引入了五管单元TTL与非门电路对简易TTL与非门和四管单元TTL与非门性能的改进分析讨论以及四管单元TTL与非门和五管单元TTL与非门电路仍存在问题的分析，对电路性能改进的设想。差不多概念：1电路的关态-指电路的输出管处于截止工作状态时的电路状态，现在在电路输出端可得到VO=VOH，电路输出高电平。2电路的开态-指电路的输出管处于饱和工作状态时的电路状态，现在在输出端可得到VO=VOL，电路输出低电平。3电路的电压传输特性-指电路的输出电压VO随输入电压Vi变化而变化的性质或关系（可用曲线表示，与晶体管电压传输特性相似）。4输出高电平VOH-与非门电路输入端中至少一个接低电平常的输出电平。5输出低电平VOL-与非门电路输入端全部接高电平常的输出电平。6开门电平VIHmin-为保证输出为额定低电平常的最小输入高电平(VON)。7关门电平VILmax-为保证输出为额定高电平常的最大输入低电平(VOFF)。8逻辑摆幅VL-输出电平的最大变化区间，VL=VOH-VOL。9过渡区宽度VW-输出不确定区域（非静态区域）宽度，VW=VIHmin-VILmax。10低电平噪声容限VNML-输入低电平常，所容许的最大噪声电压。其表达式为VNML=VILmax-VILmin=VILmax-VOL(有用电路)。11高电平噪声容限VNMH-输入高电平常，所容许的最大噪声电压。其表达式为VNMH=VIHmax-VIHmin=VOH-VIHmin(有用电路)。12电路的带负载能力（电路的扇出系数）-指在保证电路的正常逻辑功能时，该电路最多可驱动的同类门个数。对门电路来讲，输出有两种稳定状态，即应同时考虑电路开态的带负载能力和电路关态的带负载能力。13输入短路电流IIL-指电路被测输入端接地，而其它输入端开路时，流过接地输入端的电流。14输入漏电流（拉电流，高电平输入电流，输入交叉漏电流）IIH-指电路被测输入端接高电平，而其它输入端接地时，流过接高电平输入端的电流。15静态功耗-指某稳定状态下消耗的功率，是电源电压与电源电流之乘积。电路有两个稳态，则有导通功耗和截止功耗，电路静态功耗取两者平均值，称为平均静态功耗。16瞬态延迟时刻td-从输入电压Vi上跳到输出电压Vo开始下降的时刻间隔。Delay-延迟。17瞬态下降时刻tf-输出电压Vo从高电平VOH下降到低电平VOL的时刻间隔。Fall-下降。18瞬态存储时刻ts-从输入电压Vi下跳到输出电压Vo开始上升的时刻间隔。Storage-存储。19瞬态上升时刻tr-输出电压Vo从低电平VOL上升到高电平VOH的时刻间隔。Rise-上升。20瞬态导通延迟时刻tPHL-（有用电路）从输入电压上升沿中点到输出电压下降沿中点所需要的时刻。21瞬态截止延迟时刻tPLH-（有用电路）从输入电压下降沿中点到输出电压上升沿中点所需要的时刻。22平均传输延迟时刻tpd-为瞬态导通延迟时刻tPHL和瞬态截止延迟时刻tPLH的平均值，是讨论电路瞬态的有用参数。差不多要求：熟知简易TTL与非门电路结构及电路工作原理，了解在静态电路分析时，为何给出三个假定。能独自进行简易TTL与非门电路的关态分析和开态分析；熟悉简易TTL与非门电路的电压传输特性及特性曲线，了解曲线对应各部分的工作条件及与电路性能的关系；了解电路要紧静态工作参数的定义.分析和求取；了解电路的要紧瞬态参数及参数的定义区间。清晰地明白简易TTL与非门在应用于集成电路中时存在的问题，并了解为改进简易TTL与非门而引入的四管单元TTL与非门的电路结构，电路特性及对简易TTL与非门性能的改进；了解引入的五管单元TTL与非门的电路结构，电路特性及对简易TTL与非门性能和四管单元TTL与非门性能的改进。了解四管单元TTL与非门和五管单元TTL与非门仍存在的问题及与存在的问题相对应的电路结构的缺陷，设想改进存在问题的方法。§2.3六管单元TTL与非门2学时内容：1六管单元TTL与非门电路结构及工作原理六管单元TTL与非门电路结构六管单元TTL与非门电路工作原理2六管TTL与非门的电压传输曲线3电路的静态参数及输入爱护3.1电路的静态参数3.2电路的输入爱护3.2.1输入嵌位电压定义及设定3.2.2实际电路中对输入的爱护措施4电路的瞬态参数4.1瞬态延迟4.2瞬态功耗5六管TTL与非门的优点六管TTL与非门的线路设计6.1各晶体管的选取6.2各电阻值得计算选取T6网络的设计课程重点：本节介绍了性能较为完美的六管单元TTL与非门电路，该电路对五管单元TTL与非门进行了改进，其电路措施是用T6网络取代了五管单元TTL与非门中输出管T5的基极泄流电阻R3.。T6网络在六管单元TTL与非门中的作用确实是五管单元TTL与非门性能得以改进的缘故，T6网络在电路的导通瞬间呈现高阻态，而在电路的截止瞬间呈现低阻态，这使得电路的瞬态特性得到改善，电路开关特性好，两个静态更加稳定。本节介绍了六管单元TTL与非门电路静态特性及静态参数，通过分析可知，该电路在两个静态时的输出电平更加稳定；由于T6网络引入，电路导通时只有在Vi≥1.3v(VB2≥1.4v)时T2和T5才同时导通,这就消除了电压传输曲线上高电平输出部分的折线段，去除了四管单元TTL与非门和五管单元TTL与非门电路结构缺陷带来的阻碍电路性能的弊端。本节分析了六管单元TTL与非门电路瞬态特性及瞬态参数，在瞬态等效电路中，将所有的电容等效为5个电容，每个电容的构成在讲义第38页已详细列出，并对列入各节点的电容做出了四点讲明；依照电路瞬态分析，对td、tf、ts和tr四个瞬态过程中各个电容的充放电进行了讨论；依照电路由截止到导通和由导通到截止两个瞬态过程的电性分析，发觉两个瞬态过程中均有瞬态大电流流通，而且以导通到截止瞬态过程中瞬态大电流为主，由此造成较大的瞬态功耗。课程难点：由于对TTL与非门性能的改进是T6网络在电路中的引入带来的，则能正确分析T6网络在电路的导通瞬间本身的电特性及对整个电路电特性的作用；能正确分析T6网络在电路的截止瞬间本身的电特性及对整个电路电特性的作用是十分重要的。由于六管单元TTL与非门电路元器件增多，引入的寄生也多，因此具有更复杂的瞬态特性，这给分析电路的四个瞬态过程中各个电容的充放电、计算四个瞬态过程中的四个瞬态参数带来一定的难度。差不多要求：了解六管单元TTL与非门电路的电路结构，电路工作原理。了解该电路中T6网络所起到的作用，明白T6网络在电路的导通时如何保证了T2和T5管同时导通，且在导通瞬间T6网络本身呈现高阻特性，不对T5管分流，而使得T5管尽快导通并饱和；T6网络在电路的截止瞬间始终不截止，呈现低阻特性，为T5管退饱和提供了有效的基极泄放回路，而使T5管尽快截止。能独立完成六管单元TTL与非门电路的线路设计，明白晶体管的选取规则并能选取出合适的六只晶体管；明白电阻值得选取原则并能通过分析计算得到六管单元TTL与非门电路中所需要的所有电阻；明白T6网络的三种类型，能通过Rc和Rb的搭配完成T6网络类型的选取，明白在六管单元TTL与非门电路中T6网络选择了浅饱和型并能分析计算给出Rc和Rb的值。§2.4STTL和LSTTL电路1.5学时内容：1两电路的结构及特点1.1电路的结构1.1.1STTL电路的结构1.1.2LSTTL电路的结构1.2电路的定义及特点1.2.1STTL电路的定义及特点1.2.2LSTTL电路的定义及特点2有关SBD及SBD嵌位2.1有关SBD2.1.1SBD定义2.1.2SBD性质及特点2.2有关SBD嵌位2.2.1限制TTL电路速度的缘故2.2.2SBD嵌位晶体管结构2.2.3SBD嵌位的作用2.3SBD嵌位晶体管在集成电路中的实际应用2.4引入SBD嵌位的注意事项3STTL电路4LSTTL电路4.1LSTTL电路的结构特点4.1.1输入结构特点4.1.2输出结构特点4.2LSTTL电路工艺制造时采取的工艺措施课程重点：本节介绍了肖特基势垒二极管（SBD）的性质和特点，肖特基势垒二极管（SBD）具有与硅pn结二极管相似的伏安特性，即正向大于阈值电压时的大电流特性，反向大电阻特性；肖特基势垒二极管（SBD）具有可用于改善集成电路三个特点，即正向压降低、开关时刻短和反向击穿电压高。讨论了SBD在TTL集成电路中起到的嵌位作用，这是由于TTL集成电路在提高电路速度时存在矛盾，即要想减少电路导通延迟时刻，能够通过加大输出管的基极驱动电流来实现，这势必使输出管在电路导通态的饱和深度增加，输出管的基区和集电区的超量存储电荷增加，在电路截止是加大了截止延迟时刻；肖特基势垒二极管与可能饱和的晶体管集电结正向并接，由于SBD正向压降低的特点，是晶体管的饱和深度不能太深，从而有效的提高了电路速度。本节给出了SBD嵌位晶体管的结构（电路结构，等效电路结构，平面版图结构以及与平面版图对应工艺剖面结构）。分析了SBD嵌位晶体管应用于STTL电路和LSTTL电路中时，起到的改进集成电路性能的作用。课程难点：注意肖特基势垒二极管（SBD）的性质中有的是对改进集成电路性能有利的，有的是对集成电路性能是有害的，有时为改善SBD性能反而削弱了SBD对晶体管嵌位的作用。因此，在实际应用时，要注意选择合适的SBD面积。差不多概念：1STTL电路-肖特基势垒二极管（SBD）嵌位抗饱和TTL电路（SN54s/74s）系列。2LSTTL-低功耗肖特基势垒二极管（SBD）嵌位抗饱和TTL电路（SN54ls/74ls）系列。差不多要求：了解SBD的性能，熟知SBD的哪些性能在STTL和LSTTL集成电路中得到应用。了解SBD嵌位晶体管的电路结构，等效电路，平面版图以及与平面版图对应的工艺剖面结构。了解在TTL集成电路中的适当位置应用SBD后，为何可有效的提高电路速度。清晰一般TTL集成电路与STTL集成电路电路参数上的差不，以及与LSTTL集成电路电路参数上的差不。明白STTL和LSTTL集成电路是如何定义的，什么缘故如此定义。§2.5TTL集成电路的温度特性1.5学时内容：1集成电路中电阻.pn结及晶体管某些参数的温度特性电阻的温度特性R~Tpn结正向导通压降VF的温度特性VF~T晶体管电流放大倍数β的温度特性β~T2集成电路有关参数的温度特性2.1电流参数的温度特性2.1.1电路输出低电平电源电流ICCL的温度特性ICCL~T2.1.2电路输出高电平电源电流ICCH的温度特性ICCH~T2.1.3电路输入短路电流IIL的温度特性IIL~T2.1.4电路输入交叉漏电流IIH的温度特性IIH~T2.2电压参数的温度特性2.2.1电路输出高电平VOH的温度特性VOH~T2.2.2电路输出低电平VOL的温度特性VOL~T2.2.3电路的关门电平VILmax的温度特性VILmax~T2.2.4电路的开门电平VIHmin的温度特性VIHmin~T2.3瞬态参数的温度特性tpd~T2.3.1一般TTL集成电路瞬态参数的温度特性2.3.2STTL集成电路瞬态参数的温度特性课程重点：集成电路性能参数随温度变化的性质，实际上是与构成集成电路的元件和器件的某些电参数随温度变化的特性有关系。因此，本节首先介绍了构成集成电路的元件和器件的能够阻碍集成电路性能的某些电参数随温度变化的特性，即电阻阻值随温度变化而变化的特性、pn结正向导通压降VF随温度变化而变化的特性和晶体管电流放大倍数ß随温度变化而变化的特性。进而讨论了集成电路性能参数随温度变化与构成集成电路的元件和器件的某些电参数随温度变化的关系，给出了集成电路电流参数的温度特性，即电路输出低电平电源电流ICCL的温度特性、电路输出高电平电源电流ICCH的温度特性、电路输入短路电流IIL的温度特性和电路输入交叉漏电流IIH的温度特性；给出了集成电路电压参数的温度特性，即电路输出高电平VOH的温度特性、电路输出低电平VOL的温度特性、电路的关门电平VILmax的温度特性和电路的开门电平VIHmin的温度特性；同时给出了集成电路瞬态参数的温度特性，即电路平均传输延迟时刻的温度特性。课程难点：由于集成电路性能参数随温度变化是构成集成电路的元件和器件的某些电参数随温度变化的一种综合反映。因此，掌握构成集成电路的元件和器件的某些电参数随温度如何样变化和为何变化是重要的；掌握集成电路性能参数随温度变化与构成集成电路的元件和器件的哪些电参数随温度的变化有关系也是重要的。差不多要求：掌握电阻随温度变化的实际关系，掌握pn结正向压降VF随温度变化的实际关系，掌握晶体管电流放大倍数ß随温度变化的实际关系。了解集成电路的有关电流参数，电压参数，瞬态参数随温度变化与构成集成电路的元件和器件的哪些电参数随温度的变化有关系，是何种关系（关系式）。会综合各种关系随温度变化的变化情况，能得到受综合变化阻碍的集成电路有关参数随温度变化的结果。§2.6TTL门电路的逻辑扩展2学时内容：1TTL扩展门电路——用TTL与非门构成的其它门电路1.1非门1.2TTL与非门扩展的与门1.3TTL与非门扩展的与或非门和或非门TTL与非门扩展的或门TTL扩展异或门TTL输出管集电极开路门(OC门)TTL与非门构成的三态逻辑门(TSL门)2有关集成触发器——TTL与非门构成的触发器2.1D型前沿触发器由四管单元TTL与非门2个+二管单元TTL与非门4个构成2.2后沿触发集成J-K触发器由三管单元TTL与非门2个+六管单元TTL与非门构成的与或非门2个构成课程重点：本节介绍了如何使用TTL与非门为基础门电路，用以构成其它功能的门电路，即构成非门、与门、与或非门、或非门、或门和异或门等；为了改变两个以上门的输出间不能线与的的弊端，引入了集电极开路门；为了改进集电极开路门丢失了原有电路的图腾柱输出（速度快、输出阻抗低）特点，又引入了三态逻辑门。本节介绍了如何使用TTL与非门为基础门电路，用以构成集成触发器，本节要紧介绍了两种集成触发器电路，即D型前沿触发器和后沿触发集成J-K触发器；对D型前沿触发器电路分析讨论可知，整个电路的构成由2个四管单元TTL与非门构成差不多RS触发器，而由4个二管单元TTL与非门作为内部引导门；对后沿触发集成J-K触发器电路分析讨论可知，整个电路的构成是以2个集电极开路的三管单元TTL与非门作为引导门，而以2个六管单元TTL与非门构成的与或非门为差不多门，其稳定工作条件时差不多门速度要远快于引导门速度。本节详细讨论了用TTL与非门作为基础门电路构成其它功能的门电路和构成集成触发器时，在逻辑关系上是如何变换的，各种其它功能的门电路和集成触发器的电路是如何构成的。构成的新功能的门电路和集成触发器的电路分析和功能分析。课程难点：使用TTL与非门为基础门电路能够构成其它功能的门电路，也能够使用TTL与非门为基础门电路和以用TTL与非门为基础构成的其它功能的门电路，来构成集成触发器。而使用各种其它功能的门电路和各种集成触发器电路，可构成各种功能的逻辑集成电路。因此，应特不注意用TTL与非门为基础门电路构成其它功能的门电路时，逻辑关系上的分析，也应特不注意用TTL与非门为基础门和以TTL与非门为基础门电路构成的其它功能的门电路共同构成集成触发器电路时，逻辑关系上的分析。还应特不注意，用TTL与非门为基础门电路构成的其它功能门电路的电路结构；以及用TTL与非门为基础门和以TTL与非门为基础门电路构成的其它功能的门电路共同构成的集成触发器电路的电路结构。差不多要求：了解各种集成门电路电路结构，能进行集成门电路的电路分析和功能分析。了解用TTL与非门为基础门构成各种其它功能的门电路时，电路结构上的差不（或不同）。能独立完成TTL与非门到其它功能的门电路电路结构上的转变，清晰其中的功能转换过程和逻辑关系变化。了解集成触发器电路的电路结构和逻辑关系；明白用TTL与非门为基础门电路和用以TTL与非门为基础构成的其它功能的门电路来共同构成集成触发器时，如何进行逻辑关系转换；明白如何采纳TTL与非门为基础门电路和用以TTL与非门为基础构成的其它功能的门电路，来共同构成集成触发器电路。第二章：TTL集成电路作业补充考虑题7题+书上习题5题第三章：TTL中大规模集成电路（3学时）§3.1简化逻辑门1.5学时内容：1简化与非逻辑门1.1二管单元简化与非门1.2三管单元简化与非门1.3抗饱和简化与非门1.4强驱动内部与非门2其它简化门2.1简化与门2.2简化与或非门课程重点：在中大规模集成电路设计中，要想提高集成度，最有效的方法确实是简化逻辑门电路。简化逻辑门一般用于输入门和输出门之间的内部门中，因为内部门是输入门和输出门之间的连接门，它不直接感受外部信号的干扰，外部信号的干扰由输入门承受，因此抗干扰能力要求不高；它不直接驱动外部负载，驱动外部负载由输出门担当，因此带负载能力要求不强。简化逻辑门在应用于输入门时，应注意满足电路抗干扰能力的要求；简化逻辑门应用于输出门时，应注意满足电路带负载能力的要求。本节介绍了简化与非门，其中有二管单元简化与非门、三管单元简化与非门、抗饱和简化与非门和强驱动内部与非门；本节还介绍了其它简化门电路，即简化与门和简化与或非门等。课程难点：在不阻碍电路逻辑功能条件下，各种简化逻辑门的电路结构。简化逻辑门应用于输入门时，对应于电路抗干扰能力的分析；简化逻辑门应用于输出门时，对应于电路带负载能力的分析。简化逻辑门应用于内部门时，对特定电路，选择那种最有用的简化逻辑门。差不多概念：1输入门-与输入端直接连接的电路门。2输出门-与输出端直接连接的电路门。3内部门-输入门和输出门之间的连接的电路门。4简化逻辑门-在门电路功能不变的条件下，进行了线路上简化或元器件数量上简化的逻辑门。差不多要求：明白构成中大规模集成电路的输入门，输出门和内部门三大部分各自的差不多要求，其中，内部门的构成门电路数量远远超过输入门和输出门的构成门电路数量之和。明白要想提高集成度，减小集成电路体积，应从简化逻辑门电路开始入手。清晰简化逻辑门一般用于内部门，在满足电路性能要求时，简化逻辑门也可用于输入门和输出门，即满足抗干扰能力要求时，可用于输入门；满足带负载能力要求时，可用于输出门，因此一定要清晰了解其应用条件。了解二管单元简化与非门，三管单元简化与非门电路结构及特点，了解专门应用条件下的简化与非门；了解由简化与非门构成的其它简化门电路。能进行正确的功能分析和逻辑分析。§3.2单管逻辑门1.5学时内容：1单管禁止门及应用1.1单管禁止门电路结构及逻辑分析1.2单管禁止门在集成电路中的应用1.2.1两单管禁止门连接构成简化异或非门1.2.2两单管禁止门和一非门构成异或门1.2.3两单管禁止门的射极连接完成三个与非门功能2串级与非门及应用2.1串级与非门电路结构及逻辑分析2.2串级与非门在集成电路中的应用3单管逻辑门的特点3.1单管逻辑门的优点3.2单管逻辑门的缺点及改进课程重点:为简化中大规模集成电路，可在集成电路中采纳单管门完成各种复杂的逻辑功能。本节介绍了单管禁止门的电路结构和工艺结构，以及单管禁止门的逻辑功能，它的电路结构由一只晶体管和一只电阻构成，晶体管的基极和发射极作为输入，集电极作为输出，电阻作为内部集电极负载；它的逻辑功能是完成禁止门功能。本节还介绍了串级与非门的电路结构和工艺结构，以及串级与非门的逻辑功能，串级与非门的电路结构由一只二发射极晶体管和一只电阻构成，同样晶体管的基极和两个发射极作为输入，集电极作为输出，电阻作为内部集电极负载；它的逻辑功能是完成串级与非的功能。本节还讨论了两种单管门在集成电路中的典型应用，特不是当两只单管禁止门或两只串级与非门连接使用时，可完成许多专门复杂的功能，如两只单管禁止门连接使用，可构成简化异或非门、简化异或门或完成三个与非门功能；而两只串级与非门连接使用，可完成比两只单管禁止门连接使用复杂的多的逻辑功能。课程难点：单管门在集成电路中可单独使用，也可组合使用。使用时，可在集成电路中采纳单管门完成各种复杂的逻辑功能。因此，掌握单管禁止门和串级与非门这两种单管门的电路结构，各自的逻辑功能是必要的；掌握单管禁止门和串级与非门在集成电路中组合使用也是必要的。更必须明白单管门应用时的缺陷和如何消除这种缺陷。差不多要求：明白为简化中大规模集成电路，可在集成电路设计中有条件的使用单管门完成各种复杂的逻辑功能。了解单管禁止门的差不多电路结构，工艺结构和差不多功能，以及应用于集成电路中时可完成的典型功能；了解串级与非门的差不多电路结构，工艺结构和差不多功能，以及应用于集成电路中时，不同连接方式可完成的各种复杂典型功能。了解单管逻辑门的应用优点和可能出现的问题，明白因连接不当而出现的各种逻辑错误，以及采纳隔离门可去除逻辑错误的方法。第三章：TTL中大规模集成电路作业补充考虑题2题+书上习题3题第四章：TTL电路的版图设计（4学时）§4.1集成电路版图设计的一般程序0.5学时内容：1版图设计及版图设计依据1.1版图设计1.2版图设计依据2版图设计的一般程序2.1确定版图设计的差不多尺寸和设计规则，2.2确定元器件尺寸2.3划分隔离岛2.4排版布线课程重点：版图设计的一般程序和设计过程中的每一个步骤的具体要求，每一个步骤具体可实施的措施。由本节所介绍的设计依据可知，版图设计不仅要求设计者富有理论知识，而且要特不熟悉制造工艺；即不仅要熟悉电路参数和功能要求、熟悉电路的工作原理，而且要熟知电路的工艺结构及完成各种工艺结构的工艺水平。课程难点：无差不多概念：1版图设计-集成电路制造中各次光刻板图的总图设计（套合版图）。2排版布线-在草图上形成各元器件正确的布线连接，然后按标准尺寸的一定倍率绘制出总图。差不多要求：了解何谓集成电路的版图设计，集成电路的版图设计与分离器件版图设计有何不同；了解版图设计的依据。明白为完成版图设计而必须熟悉的各种电路参数和功能要求；必须熟悉的各种电路工作原理及性能要求；必须熟悉的集成电路的制造工艺的重要性。熟知版图设计的一般程序；熟知芯片差不多尺寸设计，各元器件尺寸和位置设计；熟知隔离岛的划分和排版布线的要求；熟知完成集成电路制造的各种手段。§4.2版图差不多尺寸的确定0.5学时内容：1版图差不多尺寸选取原则1.1版图差不多尺寸选取依据1.2版图差不多尺寸选取原则2版图差不多尺寸的确定2.1掩模图形最小线宽的确定2.2掩模图形最小间距的确定2.3计算掩模图形最小间距时考虑的因素2.4掩模图形最小间距推导课程重点：版图设计时，如何确定掩模图形最小线宽和掩模图形最小间距是十分重要的。本节给出了阻碍选取掩模图形最小线宽的各种工艺因素，电性因素和误差因素；也给出了阻碍选取掩模图形最小间距的各种工艺因素，电性因素和误差因素。本节还给出了掩模图形最小间距推导的步骤和推导实例。课程难点：在版图设计时，必须确定掩模图形最小线宽和掩模图形最小间距。而掩模图形最小线宽和掩模图形最小间距的确定，受到各种工艺因素的阻碍，如扩散工艺中的实际横向扩散；也会受到电性因素和误差因素的阻碍。因此，版图设计时综合考虑各种工艺因素、电性因素和误差因素对掩模图形最小线宽和掩模图形最小间距的阻碍是必要的；同时，如何把掩模图形最小线宽和掩模图形最小间距作为版图设计的依据也是重要的。差不多概念；1版图线宽-版图图形的宽度。2版图间距-两相邻版图图形间的距离宽度。3掩摸图形最小线宽-版图图形中的最小图形宽度。4掩摸图形最小间距-制作的元器件的硅片表面上，本身图形间的最小间距。5掩摸容差-所有掩摸版上的因素造成的容差。6光刻对准容差-光刻中使用掩摸版，所有工艺因素造成的容差。差不多要求：了解在版图设计时，版图差不多尺寸选取的依据是工艺可实现的图形最小线宽和图形最小间距；而实际版图设计中所采纳的所有图形线宽均大于或等于工艺可实现的图形最小线宽；所采纳的所有图形间距均大于或等于工艺可实现的图形最小间距；清晰版图差不多尺寸是如何参照依据确定的。了解阻碍图形最小线宽的各种因素及实际选取最小线宽时考虑的限制因素和实际最小线宽位置的选取。了解图形最小间距差不多尺寸是如何确定的，以及阻碍图形最小间距确定的各种误差因素、工艺因素和电性因素，明白如何确定图形最小间距的数据和位置。§4.3集成晶体管的版图设计1学时内容：1最小面积晶体管版图1.1版图及版图分析1.2最小面积晶体管版图在集成电路版图设计中的意义2集成电路制造中常用的晶体管版图图形2.1常用的晶体管版图2.2与常用的晶体管各版图对应的工艺剖图2.3各种典型晶体管的结构和电性特点2.4有关多发射极晶体管课程重点：本节介绍了集成电路制造中所采纳的最小面积晶体管版图设计及如何实际应用；介绍了常用的各种晶体管版图及其对应的工艺剖图，如单基极晶体管版图及其对应的工艺剖图结构、双基极晶体管版图及其对应的工艺剖图结构、双基极双集电极晶体管版图及其对应的工艺剖图结构以及双发射极双集电极晶体管版图及其对应的工艺剖图结构；并讨论了各种结构晶体管的电性特点。还给出了多发射极晶体管的版图结构。课程难点：集成电路版图设计通常是由集成电路中晶体管版图开始的，而该晶体管版图通常是最小面积晶体管的版图。因此，掌握什么是最小面积晶体管，其版图是如何确定的特不重要。另外，掌握集成电路制造中常用的各种晶体管版图及其对应的工艺剖面结构也是十分重要的。差不多概念：1最小面积晶体管-由图形最小尺寸（图形最小线宽和图形最小间距）构成的晶体管。2基区短路铝条-晶体管工艺结构的基区表面制备的铝层，它有平衡基区电位的作用。差不多要求：了解最小面积晶体管的定义，熟悉最小面积晶体管的版图及其相应的工艺剖面结构，清晰它在集成电路制造中的意义。熟悉各一般晶体管可能采纳的各种版图；能熟练的给出各种版图及其与版图对应的各种工艺剖面图。会分析各种结构晶体管的电性能特点；能在集成电路设计时，依照不同要求选定不同图形晶体管结构。了解多发射极晶体管的版图特点，以及为何选用“长脖子”基区和在基区中设置短路铝条。§4.4集成二极管及肖特基势垒二极管1学时内容：1集成二极管1.1集成二极管的构成1.2集成二极管的常见结构2肖特基势垒二极管2.1肖特基势垒二极管的设计考虑2.1.1肖特基势垒二极管的设计要求2.1.2肖特基势垒二极管的面积选择2.1.3肖特基势垒二极管的位置考虑2.1.4肖特基势垒二极管的电极考虑2.2肖特基嵌位晶体管的常见结构课程重点：本节介绍了集成二极管可采纳的几种常见版图结构，即基极集电极短路二极管结构、集电极发射极短路二极管结构、基极发射极短路二极管结构、集电极悬空二极管结构、发射极悬空二极管结构和单独二极管结构；以及介绍了不同结构集成二极管各自的电性能特点。介绍了肖特基势垒二极管的制造要求，讨论了肖特基势垒二极管用于晶体管的抗饱和嵌位时，它的存在使各晶体管版图图形出现的变化，及它在晶体管版图中面积，位置和电极对嵌位性能、对晶体管性能阻碍的考虑。课程难点：必须理解为何在六种集成二极管版图结构中，最常采纳的是基极发射极短路二极管或单独结构的二极管，它们和其它结构的二极管在电性能上有何不同。必须清晰肖特基势垒二极管用于晶体管抗饱和嵌位时，肖特基势垒二极管的面积，位置和电极的选择都会阻碍抗饱和性能和晶体管的电性能。差不多要求：了解在集成电路制造中，集成二极管可采纳的各种版图结构以及它们的应用场合；了解肖特基势垒二极管的制造要求，明白肖特基势垒二极管在集成电路制造中大多用于晶体管的抗饱和，而肖特基势垒二极管图形面积，在晶体管版图中所处的位置，以及肖特基势垒二极管的电极结构将阻碍它的抗饱和性能和晶体管的电性能。熟悉各种肖特基嵌位晶体管的常见结构，会在实际的集成电路版图设计中选择合适的有肖特基势垒二极管抗饱和的晶体管版图。§4.5集成电阻器0.5学时内容：1基区扩散电阻1.1基区扩散电阻常用图形1.2扩散电阻值的计算1.3扩散电阻的公差1.4扩散电阻的功耗限制1.5最小扩散电阻条宽的设计2其它扩散电阻2.1发射区扩散电阻2.2基区沟道电阻2.3外延层和外延层沟道电阻2.4隐埋层电阻3离子注入电阻简介课程重点：本节介绍了集成电路设计中常用的各种电阻器，其中，基区扩散电阻是最常用的电阻器。讨论了基区扩散电阻的各种图形结构及其阻值的计算，如对小阻值电阻可采纳胖短图形、如对一般阻值电阻可采纳瘦长图形、对大阻值电阻可采纳折叠图形；对一般图形电阻阻值的计算符合一般电阻公式，折叠图形电阻阻值的计确实是各段相加，只是对端头电阻和拐角电阻要进行修正。本节还讨论了使用扩散电阻的各种限制因素，以及最小扩散电阻条宽的设计考虑差不多上十分重要的。而其它扩散电阻和离子注入电阻开拓了电阻值的应用范围，其中扩散电阻包括发射区扩散电阻、基区沟道