计算机专业基础综合计算机组成原理(存储器层次结构)历年真题试卷汇编1

计算机专业基础综合计算机组成原理（存储器层次结构）历年真题试卷汇编1（总分：86.00，做题时间：90分钟）一、单项选择题（总题数：24，分数：48.00）存储器的存取周期是指 。【浙江大学2000年】（分数：2.00）存储器的读出时间存储器的写入时间存储器进行连续读或连续写操作所允许的最短时间间隔丿存储器进行一次读或写操作所需的平均时间解析：解析：考查存取周期的概念。下列存储器中， 的速度最快。【华中科技大学2005年】（分数：2.00）控制存储器丿磁带磁盘主存解析：解析：考查存储器的性能指标。控制存储器用来存放实现全部指令系统的所有微程序，它是一种只读型存储器，对控制存储器的要求是读出周期要短，因此通常采用双极型半导体只读存储器。在下列存储器中，若按存储器容量和存储周期从小到大的顺序排列，应为 。【上海交通大学1997年】（分数：2.00）高速缓存、寄存器组、主存、磁带、软盘寄存器组、高速缓存、主存、磁带、软盘寄存器组、高速缓存、主存、软盘、磁带丿高速缓存、寄存器组、主存、软盘、磁带解析：解析：考查存储器的性能指标。工作速度较快的存储器是 。【华中科技大学2002年】（分数：2.00）静态随机存储器丿动态随机存储器顺序存储器无法比较解析：解析：考查存储器的分类及其区别。静态随机存储器（SRAM）不需要刷新电路即能保存它内部存储的数据，而动态随机存储器（DRAM）每隔一段时间，要刷新充电一次，否则内部的数据即会消失。因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低。SRAM的速度快但昂贵，一般用小容量的SRAM作为更高速CPU和较低速DRAM之间的缓存：主流内存通常采用DRAM制成；顺序存取存储器（如磁带等）速度要比DRAM慢。U盘是现代计算机常用的一种移动存储设备，按存储介质分类，它属于―。（分数：2.00）半导体存储器丿磁表面存储器磁芯存储器光盘存储器解析：解析：考查存储器的分类。主存储器一般由RAM和ROM组成。按存取方式分类， 。【重庆大学2000年】（分数：2.00）RAM和ROM都属于随机访问存储器丿RAM和ROM都属于串行访问存储器RAM属于随机访问存储器，ROM属于串行访问存储器RAM属于串行访问存储器，ROM属于随机访问存储器解析：解析：考查存储器的分类。下列叙述中 是正确的。【上海交通大学1995年】（分数：2.00）大多数个人计算机中可配置的最大主存容量受地址总线位数的限制丿大多数个人计算机中可配置的最大主存容量受指令中地址码位数的限制可编程逻辑阵列（PLA）也是主存的一部分磁盘上的信息必须定时刷新，否则无法长期保存解析：解析：考查存储器综合概念。A中，地址总线的位数决定了地址的取值范围，也就决定了主存的最大容量，因此A项正确：B中，利用存储管理技术可以使实际主存容量大于指令中地址码的寻址范围；C中，PLA是一种特殊的只读存储器，不能作为主存的一部分；D中，磁盘是永久性存储器，不需要刷新就可长期保存数据。相联存储器是按 进行寻址的存储器。【西安交通大学2001年】（分数：2.00）地址指定方式堆栈存储方式内容指定方式V地址指定与堆栈存储方式相结合解析：解析：考查相联存储器的概念。下列关于随机存取方式说法正确的是 。【电子科技大学1996年】（分数：2.00）随机存取方式是指：可在任何时间随意地进行读出或写入随机存取方式是指：可按地址直接访问任一单元随机存取方式是指：①可按地址直接访问任一单元；②存取时间与地址无关V随机存取方式是指：既可读出。也可写入解析：解析：考查随机存取方式的概念。磁盘是一种以 方式存取数据的存储设备。【北京航空航天大学2002年】（分数：2.00）随机存取顺序存取直接存取V只读存取解析：解析：考查直接存取的概念。串行访问存储器的特点是对存储单元进行读／写操作时，需按其物理位置的先后顺序寻找地址，包括顺序存取存储器（如磁带）与直接存取存储器（如磁盘）。直接存取存储器即为当要存取所需的信息时。第一步直接指向整个存储器中的某个小区域（如磁盘上的磁道），第二步在小区域内检索或等待，直至找到目的地后再进行读／写操作。计算机的存储器采用分级方式是为了 。【重庆大学2000年】（分数：2.00）减少主机箱的体积解决容量、速度、价格三者之间的矛盾V保存大量数据方便操作方便解析：解析：考查存储器层次结构。存储器有三个主要特性：速度、容量和价格／位（简称位价）。存储器采用分级方式是为了解决这三者之间的矛盾。在多级存储体系中，“Cache—主存”结构的作用是解决 的问题。【上海大学1998年】（分数：2.00）主存容量不足主存与辅存速度不匹配辅存与CPU速度不匹配主存与CPU速度不匹配丿解析：解析：考查“Cache一主存”结构。Cache中的内容只是主存内容的备份，因而Cache一主存结构并没有增加主存容量。13•在现代许多计算机中，Cache常采用二级结构。设计二级Cache的日的是为了_。【西安电子科技大学2007年】（分数：2.00）扩大容量提高速度丿减小功耗增加可靠性解析：解析：考查二级Cache的目的。二级缓存Cache的出现是为了协调一级缓存与内存之间的速度。最初缓存只有一级，后来处理器速度又提升了，与主存速度差异越来越大，于是就添加了二级缓存。二级缓存是比一级缓存速度更慢，容量更大的内存，主要就是做一级缓存和内存之间数据临时交换的地方用。设计二级Cache的目的是为了进一步提高速度。 存储结构对程序员是透明的。【哈尔滨工程大学2003年】（分数：2.00）通用寄存器主存控制寄存器丿堆栈解析：解析：考查存储器的可见性。控制寄存器（CRO〜CR3）用于控制和确定处理器的操作模式以及当前执行任务的特性，对程序员是透明的。常用的虚拟存储系统由 两级存储器组成，其中辅存是大容量的磁表面存储器。【西安交通大学2001年】（分数：2.00）主存一辅存丿快存一辅存快存一主存通用寄存器一主存解析：解析：考查虚拟存储系统的组成。和主存比较，外存的特点是 。【国防科技大学2001年】（分数：2.00）容量大、速度慢、成本低丿容量大、速度慢、成本高容量小、速度快、成本高容量小、速度慢、成本低解析：解析：考查主存与外存的特点。半导体存储器的速度指标一般是 。【电子科技大学1996年】（分数：2.00）存取周期丿单位成本存储容量读周期解析：解析：考查半导体存储器的速度指标。半导体存储器的速度指标一般是存取周期，存储器的存取周期是指存储器进行连续读或写操作所允许的最短时间间隔。静态半导体存储器依靠 存储信息，动态半导体存储器依靠 存储信息。【电子科技大学1996年】（分数：2.00）双稳态电路，电容存储电荷丿电容存储电荷，双稳态电路电容存储电荷，电容存储电荷双稳态电路，双稳态电路解析：解析：考查SRAM与DRAM的工作原理。动态RAM和静态RAM相比，其主要优点是 。【南京航空航天大学2000年】（分数：2.00）速度快数据不易丢失存储密度高丿控制简单解析：解析：考查DRAM的特点。下列说法正确的是 。【电子技大学1996年、1998年】（分数：2.00）动态存储器是指：在工作中存储内容随需要需动态地改变动态存储器需定期刷新的原因是读出后原来存储的内容被破坏动态存储器需定时刷新的原因是电容上所存储的电荷会逐渐泄漏丿主存采用随机存取方式，是因为可以向主存写入数据，或从主存读出数据解析：解析：考查DRAM。B中，若读出内容被破坏，则只需再生读出内容，而不需定时全部刷新。D中，主存采用随机存取方式，可按地址访问主存任一单元，访问时间与地址无关。动态存储器DR.AM的刷新原则是 。【哈尔滨工程大学2003年】（分数：2.00）各DRAM芯片轮流刷新各DRAM芯片同时刷新，片内逐位刷新各DRAM芯片同时刷新，片内逐字刷新各DRAM芯片同时刷新，片内逐行刷新丿解析：解析：考查DRAM的刷新原则。DRAM按行刷新，各DRAM芯片同时刷新。若动态RAM每毫秒必须刷新100次，每次刷新需100ns，一个存储周期需要200ns，则刷新占存储器总操作时间的百分比是 。【中科院2001年】（分数：2.00）0.5%1.5%1%丿2%解析：解析：考查存储器的刷新。以1ms（106ns）为单位来进行计算，1ms中用来刷新的时间为100X100ns=10000ns，因此刷新占存储器总操作时间的百分比为104ns/106ns=1%。在下列选项中， 是易失性存储器。【武汉大学2007年】（分数：2.00）RAM丿ROMEPROMPROM解析：解析：考查易失性存储器。EPROM与PROM都是ROM中的一种，是非易失性存储器。RAM在断电时将丢失其存储内容，属易失性存储器，故主要用于存储短时间使用的程序。

微型计算机中的内存条主要是用 存储器构成的。【西安电子科技大学2007年】（分数：2.00）SRAMDRAM丿EPROMEEPROM解析：解析：考查主存条的构成。主存条通常由DRAM制成，但日前也有些高档机器使用由SRAM制成的主存条。二、分析题（总题数：11，分数：38.00）由M、M构成的两级存储体系，其容量分别为S、S，它们的位价格分别为C、C，读取121212时间分别为T、T ，在访问存储器中一次访问到的信息量分别为N、N。试计算平均存取时间TA1 A2 1 2和平均位价格C，若S>>S，则平均价格将接近于M还是M的单位价格？【上海大学2000年】2112（分数：2.00）正确答案：（正确答案：1）正确答案：（正确答案：1）平均存取时间：T=（TA1XN+TXN)/(N+N)。平均位价格：C=(S1 A1 2 1 2 l/sub〉XCl十S2XC2）/（S1+S2）。2）若S2>>S1，则平均价格将接近于M2的单位价格。解析：华中师范大学1997年】图3-1为某静态RAM的写时序图，其中R/W是读写控制信号，CS是片选信号。请判断这个时序是否正华中师范大学1997年】分数：2.00）正确答案：（正确答案：地址信息应在选片信号及读/写控制信号之前建立，并应在选片信号及读/写控制信号取消后再保持一段时间。正确的时序图如图3-3所示。解析：试比较SRAM、DRAM、FlashMemory的性能特点。若某应用设计需要一种既可高速改写，又能在掉电时保存数据的存储器，可采用哪类芯片或哪种技术?【华中师范大学2000年】分数：2.00）正确答案：（正确答案：SRAM（静态随机存储器）：可读可写，在不掉电的情况下，存储的数据不会丢失。2） DRAM（动态随机存储器）：可读可写，在不掉电的情况下，存储的数据也会丢失，因此需要刷新。3） FlashMemory（闪速存储器）：可读可写，在掉电的情况下，存储的数据也不会丢失，兼有RAM和ROM的性能特点。若需要一种既可高速改写，又能在掉电时保存数据的存储器，可采用FlashMemory（闪速存储器）。）解析：一个128X128结构的动态RAM芯片，每隔2ms要刷新一次，且刷新是按顺序对所有128行的存储元进行内部读操作和写操作实现的。设存取周期为0.5ps，求刷新开销。（分数：2.00）正确答案：（正确答案：DRAM的刷新只与行地址有关，对于1282X128的动态RAM，2ms内要对128行各刷新一次。由于刷新的过程是对每行的存储元先读后写，故每行的刷新时间为0.5psX2=1ps在2ms内进行128次刷新，需时1psX128=128ps。故刷新的开销为128ps/2msX100%=6.4%注意,本题中，由于刷新是按顺序对所有128行的存储元进行内部读操作和写操作实现的，故刷新时间是存储周期的2倍；若题目中未交代具体刷新操作，则通常暗示刷新时间等于存取周期。）解析：一个1KX4位的动态RAM芯片，若其内部结构排列成64X64形式，且存取周期为0.1ps。（分数：4.00）（1）.若采用分散刷新和集中刷新（即异步刷新）相结合的方式，刷新信号周期应取多少?（分数：2.00）正确答案：（正确答案：采用分散和集中刷新相结合的方式，对排列成64X64的存储芯片，需在2ms内将64行各刷新一遍，则刷新信号的时间间隔为2ms/64=31.25ps,故可取刷新周期为[31.25]=31ps。）解析：（2）.若采用集中刷新，则对该存储芯片刷新一遍需多少时间?死时间率是多少?【上海交通大学1997年】（分数：2.00）正确答案：（正确答案：采用集中刷新，对64X64的芯片，需在2ms内集中64个存取周期刷新64行。根据题中给序的存取周期为0.1ps，即在2ms内集中6.4ps刷新，则死时间率为（6.4/2000）X100%=0.32％）解析：用一个512KX8位的Flash存储芯片组成一个4MX32位的半导体只读存储器，存储器按字节编址。试回答：【北京航空航天大学1999年】（分数：6.00）（1）.该存储器的数据线数和地址线数。（分数：2.00）正确答案：（正确答案：对于4MX32位的存储器，数据线为32位。按字节寻址时，寻址范围为224，故该存储器的地址线为24位。）解析：（2）.共需几片这样的存储芯片?（分数：2.00）正确答案：（正确答案：采用512KX8位的Flash存储芯片组成4MX32位的存储器时，需要进行位扩展和字扩展。首先，4片512KX8位的Flash芯片位扩展可组成512KX32位的存储器。其次，8个512KX32位的存储器字扩展可组成4MX32位的存储器。故共需4X8=32片512KX8位的存储芯片。）解析：（3）.说明每根地址线的作用。（分数：2.00）正确答案：（正确答案：CPU的24根地址线中，最低2位地址A1、A0为字节地址，A20〜A2这19根地址线与Flash的地址线相连，最高3位地址A23、A22、A21可通过3—8译码器形成片选信号。每个片选信号同时选中4片Flash，以满足32位的数据线要求。）解析：某半导体存储器容量为7KB，可选芯片三种：4KB/片、2KB/片、1KB/片。地址总线为A15〜A0（低）。（分数：4.00）（1）.分别写出加到三块存储芯片中的地址是哪几位?（分数：2.00）正确答案：（正确答案：选用4KB、2KB、1KB各一片，则地址分配如下。芯片4K为：0000000000000000,0000111111111111芯片2K为：000l000000000000,0001011111111111芯片1K为:0001100000000000,0001101111111111）解析：（2）.分别写出加到三块存储芯片上的片选信号逻辑式。【电子科技大学1996年】（分数：2.00）正确答案：（正确答案：芯片地址及片选信号逻辑表达式为：芯片芯片地址片选逻辑4KA11〜A0CSO=A12;2KA10〜A0CSl=A12&A11;1KA9〜A0CS2=A12&All&A10）解析：设某CPU有A0〜A15共16根地址线，D0〜D7共8根数据线，并用MREO（低电平有效）作访存控制信号，WR作读（高电平有效）/写（低电平有效）内存控制线。请利用给出的RAM芯片，设计一个容量为32KB，地址从0000H〜7FFFH，且采用低位交叉编址的多体并行存储器。要求：【哈尔滨工业大学2002年】（分数：4.00）（1）.用138译码器及其他门电路（自选），详细画出CPU与存储器的连接图（注明各芯片的名称及信号）。（分数：2.00）

正确答案：（正确答案：32KB四体结构的存储器可由4片8Kx8位存储芯片组成，由于采用低位交叉编址,因此需用末两位地址Al、A0控制片选信号，用13根地址线A14〜A2与存储芯片的地址线相连。）解析：（2）.写出图3-2中每个存储芯片的地址空间分配（用十六进制）。（分数：2.00）正确答案：（正确答案：满足地址范围为正确答案：（正确答案：满足地址范围为0000H~7FFFH的存储器与CPU的连接图如图3-4所示，图中每片存29.CPU的地址总线为16根（A15〜AO,A0是低位），双向数据总线为16根（D15〜DO）,控制总线中与主存有正确答案：（正确答案：根据给定条件，选用正确答案：（正确答案：根据给定条件，选用EPR0M;8KX16位芯片1片；SRAM：8KX16位芯片4片，4KX16主存地址空关的信号有MREQ（允许访存，低电平有效）、R/W（高电平为读命令，低电平为写命令）。主存地址空间分配如下：0〜8191为系统程序区，由EPROM芯片组成，从8192起一共32K地址空间为用户程序区，最后（最大地址）4K地址空间为系统程序工作区。上述地址为十进制，按字编址。现有如下芯片：EPROM：8KX16位（控制端仅有CS），16KX8位；SRAM：16KX1位，2KX8位，4KX16位，8KX16位。请从上述芯片中选择芯片设计该计算机的主存储器，画出主存逻辑框图，注意画选片逻辑（可选用门电路及74138译码器，译码器可省略除A、B、C以外的输入端）。【北京邮电大学2003年】（分数：2.00）某微机的寻址范围为64K，接有