第三章集成电路制造工艺

集成电路制造工艺

第三章集成电路的核心是半导体器件,包括：电阻,电容,电感,二极管,三极管,结型场效应晶体管,MOS场效应晶体管.......

特点：不同类型的半导体区域和它们之间一个或多个PN结组成半导体器件生产工艺的基本原理

根据电路设计要求，在半导体材料不同区域形成不同导电区域(P型以及N型)进而形成一个或多个PN结.§3.1

硅平面工艺§

3.2

氧化绝缘层工艺§

3.3

扩散掺杂工艺§

3.4

光刻工艺§

3.5

掩模制版技术§

3.6

外延生长工艺§

3.7

金属层制备工艺§

3.8

隔离工艺技术§

3.9

CMOS集成电路工艺流程

主要内容阶段一：1950年，合金法制备的晶体管即合金管或台面管。3.1半导体器件工艺技术发展的三个阶段阶段二：为了能够精确控制PN结的位置以及宽度等，1955年，发明扩散技术，扩散能够精确控制。阶段三：1960年，硅平面工艺是半导体器件制造技术最重要的里程碑。综合了扩散技术和二氧化硅掩膜技术二氧化硅能有效抑制大部分施主和受主杂质的扩散，可以选择性地进行扩散，得到不同的P(N)区域。晶片（Wafer）：衬底硅片，也称为晶圆芯片（Chip）：在晶片上经制备出的晶体管或电路。同一晶片上可制备出成千上万个结构相同的芯片。晶片尺寸越大技术难度就越高目前晶片尺寸在150~300mm(

6~12inch)相应的生产线为6、12inch。3.1硅片§

3.2

氧化工艺氧化是平面工艺中最核心的技术之一。1957年，发现SiO2层具有阻止施主或受主杂质向硅内扩散的作用，掩蔽作用。选择性扩散前均要进行氧化，在晶片的表面生长二氧化硅薄膜。把不需扩散的区域用一定厚度的SiO2保护起来。对扩散杂质起掩蔽作用可作为MOS器件的绝缘层，栅极氧化层用作集成电路中的隔离介质和绝缘介质。作为集成电路中的电容器介质。对器件表面起保护钝化作用。因半导体表面态对器件的影响非常大，采用氧化层保护可防止环境对器件的污染。

一.SiO2

薄膜在集成电路中的作用SiO2的基本性质质晶体结构：：结晶型(石英玻璃)非晶态半导体器件件生产所用用的SiO2薄膜属于非晶态结构。物理性质惰性材料，，在室温相相当宽的范范围内，性性能十分稳稳定；电阻阻率非常高高，热氧化化的SiO2薄膜为1015欧姆·厘米，是是很好的绝绝缘材料，，高介电常常数。二.SiO2薄膜的生长长方法工艺：氧化热氧化化学气相沉积氧气氧化氢氧合成氧化高压氧化热氧化过程程氧化前氧化后干氧生成的的SiO2结构致密、、干燥、均均匀性和重重复性好，，掩蔽能力力强，与光光刻胶粘附附好等优点点干氧化速率率慢，由于于已生长的的SiO2对氧有阻碍碍作用，氧氧化的速度度会逐渐降降低。O2Si（固体）+O2→SiO2（固体）1.干法氧化将硅片置于于通有氧气的高温环境境内，通过过到达硅表表面的氧原原子与硅的的作用发生生反应形成成SiO2。将石英管高高温加热至至1000℃℃以上，通入入氧气。石英管加热器硅片石英舟氧气法氧化化：干法氧化，，湿法氧化化高温下，硅硅与水汽和和氧气发生生如下反应应：2.湿法氧化Si（固体）+2H2O→SiO2（固体）+2H2湿氧氧化速速率快，水的扩散系系数大于氧氧气。但致密度度较差，与与光刻胶的的接触不良良。石英管高纯水加热器硅片石英舟湿O295度的去离子水硅干法氧化湿法氧化干法氧化实际氧化工艺：干氧化湿氧化干氧化氢氧合成氧氧化Si（固体）+2H2O→SiO2（固体）+2H2氧化速度快快，避免湿湿法氧化中中水蒸气对对器件带来来的污染，，薄膜质量好好，纯度高高。3.化学汽相沉沉积法CVD把一种(几种)元素的气体共给基片，，利用某种种方式激活活后，在衬衬底表面处处发生化学学反应，沉沉积所需的的固体薄膜膜。激活方式：：加热、等等离子体、、紫外光、、激光等产产生高温多晶硅、氮氮化硅、氧氧化物、碳碳化物等多多种无机薄薄膜制备氧化硅硅时：硅烷与氧的的反应800-1000℃102Pa产量大，膜膜厚均匀600-700℃射频电场，，200-400℃三.SiO2薄膜的要求求和检测方方法SiO2薄膜的要求求表面：表面面厚度均匀匀、表面致致密、无斑斑点、无白白雾SiO2薄膜的厚度度测量表面观察法法(TEM)、干涉法、、椭圆激光光偏振法等等。最常用的是是干涉条纹法法。四.氧化技术的的发展趋势势和面临问问题随着集成电电路的集成成度的不断断提高，器器件尺寸的的不断减小小，使MOS器件的栅氧化层厚厚度的不断减小小。栅氧化层厚厚度从100nm（1975年）减小到目前前的5nm。栅氧化层厚厚度越薄，，则漏电和击穿穿问题越严重重，所以需需要开开发高介介质质的栅栅氧氧化化层层材材料料。。随着着集集成成电电路路尺尺寸寸的的不不断断减减小小，，布线线间间距距缩缩小小电容容明明显显增增大大，，使使得得器器件件的的延延迟迟增增大大速速度度变变慢慢。。减小小布布线线电电容容的有有效效方方法法就就是是采用用低低介介质质常常数数的材材料料作作层间绝缘。1、扩散定律由于浓度不均均匀而导致载载流子（电子子或空穴）从从高浓度处向向低浓度处逐逐渐运动的过过程。§3.3扩散掺杂工艺艺目的：通过掺杂或补补偿，制作N型或P型区域一.扩散原理D扩散系数：反反映扩散快慢慢程度的物理理量。S=-DdNdX1.扩散流密度：描述了扩散过过程硅片上各各点杂质浓度度随时间变化化的规律2.

扩散方程：әNә2Nә

t=DәX2在硅中：D磷=10.5cm2/sD硼=25cm2/s3.杂质分布特点点杂质分布扩散工艺形式式不同但总体体可分为：恒定源扩散，，限定源扩散散恒定源扩散硅片表面处杂杂质浓度不随随时间变化而而变。限定源扩散硅中杂质总量量不变，随时时间增加表面面杂质浓度不不断下降，杂杂质扩入硅片片的深度增大大。扩散结深ND为样样品品中中原原来来的的掺杂杂浓浓度度t2t3t1<t2<t3t1NsxNxX

j1Xj2Xj3X

j《Xj2《Xj3二.常用用的的扩扩散散方方法法扩散散方方法法：：液液态态、、固固态态、、气气态态等等在平平面面扩扩散散工工艺艺中中最最常常用用的的是是液态态源源扩散散1.液态态源源扩扩散散源瓶瓶N2特点点：：控控制制扩扩散散T,扩散散t,气体体流流量量，，来来控控制制掺掺杂杂量量。。均匀匀、、重重复复性性好好、、设设备备简简单单、、容容易易操操作作等等。。N2大部部分分直直接接进进入入管管中中，，小小部部分分进进入入源源瓶瓶携携带带杂杂质质源源2.片状状源源扩扩散散扩散散源源3.固固固扩扩散散高温温扩扩散散炉炉预沉沉积积预扩扩散散表表面面恒恒定定源源的的扩扩散散过过程程。。控制制硅硅片片表表面面的的杂杂质质总总量量再分分布布主扩扩散散表表面面限限定定源源扩扩散散过过程程。。主要要用用来来控控制制结结深深4.双温温区区锑锑扩扩散散扩散散炉炉分分两两恒恒温温区区杂质质源源放放在在低温温区（（950℃℃）以以控控制制杂杂质质蒸蒸气气压压硅片片放放在在高温温区（（1250℃℃）满满足足扩扩散散条条件件加热器氮气气保保护护携携带带Sb2O3蒸汽汽进进入入高高温温扩扩散散区区。。集成成电电路路中中掺掺入入杂杂质质锑锑时时的的一一种种扩扩散散方方法法3.3.3扩散散层层质质量量检检测测方方法法扩散散的的目目：掺掺杂杂主要要检检测测：掺入入杂质的多多少扩散形成成的PN结结深杂质的具具体分布布方块电阻阻：表征扩散散层中掺掺入杂质质总量的的参数方块电阻阻（薄层层电阻））Rs,R□lpN说明正方方形样品品，电阻阻值与边边长的大大小无关关反应掺杂杂总数,与0到xj层间掺掺杂总总量成成反比比R□的单位位：Ω/□I

xj测量方方块电电阻的的方法法：四探针针法，，微电子子测试试图法法□0到xj一层中掺入的杂质总量四探针针法测测方块块电阻阻R□=CVI样品电位差计AIC修正因因子与样品品的形形状厚厚度等等有关关探针结深的的测量量用磨角角法、、滚滚槽法法测量量杂质类类型发发生变变化的的位置置即为为结深深3.3.4扩散工工艺与与集成成电路路设计计的关关系1.方块电电阻的的问题题每个扩扩散区区域用用途不不同，，对R□的要求求也不不同。。掺杂区埋层

隔离

基区发射区R□

（Ω/□）15~302~5120~2004~82.横向扩扩散的的问题题因杂质质扩散散无方方向，，不仅仅向下下扩散散，以以横向同样存存在约约扩散散0.8Xj，实际的的扩散散层宽宽度大大于氧氧化层层，最最终的的结面面不是平平面。N+P扩散层层之间间的距距离和和扩散散窗口口之间间的距距离设计时时候要要防止止短路路要求结深小小于1微米集成电路的的发展，器器件尺寸下下降传统的扩散散技术不能能满足要求求§3.4离子注入掺掺杂方法适用于结深深小于1微米的平面面工艺掺杂原子经经离化变成成带电的杂杂质离子电场(104-106)eV轰击半导体体基片离子注入入掺杂分分两步：：离子注入入退火再分分布离子注入入深度较浅，浓度较大，必须热热处理使使杂质向向半导体体体内重重新分布布。由于高能能粒子的的撞击，，使硅的的晶格发生生损伤。为恢复复晶格损损伤，离离子注入入后要进进行退火处理理。2.掺杂步骤骤注入的离离子通过过质量分分析器选选出的纯纯度高，能量单一，掺掺杂纯度度不受杂杂质源纯纯度的影影响。同一平面面内的杂杂质均匀度可保证在在±1％的精度。。控制离子子束的扫描范范围，选择注注入，无掩膜膜技术。注入深度随离离子能量的增增加而增加，，精确控制结深深。注入不受杂质质在衬底材料料中溶解度限限制，各种元元素均可掺杂杂。注入时衬底温度低，可避免高温温扩散所引起起的热缺陷，横向效应比热扩散小得多。可控制离子束束的扫描区域域。3.离子注入优点点光刻的基本原原理：利用光敏的抗抗蚀涂层(光刻胶)发生化学反应应，结合刻蚀蚀方法在各种种薄膜上生成成合乎要求的的图形实现选选择掺杂、形形成金属电极极和布线或表表面钝化的目目的。3.5光刻工艺光刻:利用光的作用用把掩模版（（光刻版）上上的图形转换换到晶片片上的过程。特征尺寸:在保证一定成成品率基础上上光刻出最细细的线条。用特征尺寸评价集成电路路生产线的技技术水平。集成电路的特特征尺寸是否否能够进一步步减小，与光光刻技术的近近一步发展有有密切的关系系。涂胶、前烘

曝光显定影坚膜去胶

3.5.1光刻工艺基本本流程

腐蚀前烘显、定影掩膜版

对准、曝光

紫外光

去胶

涂胶

光刻胶

晶片清洗SiO2坚膜（后烘）

腐蚀光刻基本流程程2.光刻涂胶采用旋转涂涂胶技术对对晶片片进行行涂胶胶。光刻胶胶一般般有两两种：：正性（Positive）光刻刻胶；；负性（Negative）光刻胶胶正性光光刻胶胶受光光或紫紫外线线照射射后感光部部分发发生光光分解解反应应可溶溶于显显影液液，未感光光部分分显影影后仍仍然留留在晶晶片表表面。。负性光刻刻胶未感光光部分分溶于于显影影液中，感感光部部分显显影后后仍留留在基基片表表面。。图形对准非非常重重要。。除初初次光光刻外外，其其它次次光刻刻必须须要与与前几次次光刻刻图形形严格格套准准，不能能偏差差丝毫毫。曝光将将光刻刻掩模模覆盖盖在涂涂有光光刻胶胶的硅硅片上上，光光刻掩掩模相相当于于照相相底片片，一一定波波长的的光线线通过过这个个“底底片””，使使光刻刻胶获获得与与掩模模图形形同样样的感感光图图形。。3.对准曝曝光4.显影与与后烘烘将曝光光后的的片子子进行行显影影溶去去被感感光的的光刻刻胶，，留下下光刻刻胶的的图形形是就就掩膜膜版的的图形形。显影后后的光光刻胶胶被泡泡软，，需要要烘烤烤坚膜膜才能能进行行腐蚀蚀。DryetchofSi刻蚀蚀分分为为两两类类:湿法法刻刻蚀蚀：各向向同同性性刻蚀蚀法法，，简简单单方方便便、、效效率率高高，，但但存存在在横向向腐腐蚀蚀问题题。。干法法刻刻蚀蚀：各各向向异异性性刻刻蚀蚀技技术术，，等等离离子子刻刻蚀蚀。5.刻蚀蚀干法法刻刻蚀蚀用等离离子子体体进行行薄薄膜膜刻刻蚀蚀的的技技术术。。借借助助辉辉光光放放电电用用等等离离子子体体中中产产生生的的粒粒子子轰轰击击刻刻蚀蚀区区。。是各向向异异性性刻蚀蚀技技术术，，在在被被刻刻蚀蚀区区域域内内，，各各方方向向上上刻刻蚀蚀速速度度不不同同。。Si3N4、多多晶晶硅硅、、金金属属及及合合金金材材料料采采用用干干法法刻刻蚀蚀技技术术。。湿法法刻刻蚀蚀将被被刻刻蚀蚀材材料料浸浸泡泡在在腐腐蚀蚀液液内内进进行行腐腐蚀蚀的的技技术术。。是各向同性性的刻蚀方方法，利利用化学学反应过过程去除除待刻蚀蚀区域的的薄膜材材料。通常SiO2采用湿法法刻蚀技技术，有有时金属属铝也采采用湿法法刻蚀技技术。3.5.2超微细图图形曝光光技术-对准曝光光从原理来来看：曝曝光过程程，光通通过掩膜膜版总会发生生衍射现象。若掩膜版版的线条条太细，，光刻出出的线条条与间距就就会分辨辨不清。。根据物理理原理可可知：：当波长为λ时，不可能光刻出出宽度小于λ/2的线条。新光刻技术根根据波长长越小光刻出的线条条宽度越细，缩小特征尺寸寸关键在于改进光源，尽可能用波长短的光源。远紫外曝光技术电子束曝光技术X-ray曝光技术离子束曝光技术

紫外光

1、远紫外曝光光技术采用KrF激光光源：：λ=248nmArF激光光源：：λ=193nm配合新型光光刻胶和多多层光刻技技术（移相掩膜技术）已已能刻出0.25μm的线条。2、电子束曝光光技术用能量为1~5Kev的电子束在在光刻胶上上扫描，形成所需需光刻图形形。因电子波长长短，能刻出0.10μm的线条。主要缺点：：效率低，设设备贵。电子束在光光刻胶和硅硅衬底中会会发生散射。外延:指在单晶衬衬底上生长长一层新单单晶的技术术。新生单晶层层的晶向取取决于衬底底，由衬底底向外延伸伸而成，故故称“外延层”。外延生长通通过控制反反应气流中的杂杂质含量可方便调节节外延层中中的杂质浓度，不依赖于于衬底中的的杂质种类类与掺杂水水平。外延与隔离离扩散相结结合，可解解决双极型型集成电路路元器件间间的隔离问问题。§3.7外延生长技技术液相外延LPELiquidPhaseEpitaxy气相外延VPEVaporPhaseEpitaxy如金属有机机物气相外外延MOVPEMetal-organicVaporPhaseEpitaxy.分子束外延延MBEMolecularBeamEpitaxy1.外延分类IC中最常用的的硅外延工工艺.用加热提供供化学反应应所需的能能量(局部加热)。2.气相外延生生长VPE反应管线圈气体入口气流石墨板气相四氯化硅在加热的硅硅衬底表面面与氢气反应还原出出硅原子淀积在表面面上。在外延中掺入入定量的硼硼、磷元素素可控制外外延层的电电阻率和导导电类型。。石墨板射频频线圈加热热：1500-2000℃高温：SiCl4+2H2→Si+4HCl↑↑释放出Si原子在基片片表面形成成单晶硅，，典型生长长速度：0.5~1μm/min。MBE生长半导体体器件级质质量的膜层层，生长厚厚度为原子级。MBE系统基本要要求：超高真空10-10~10-11τ，加热后轰击击准备沉积物质形成分分子流，在在衬底表面面淀积生长长单晶层，，生长速率率0.01~0.03μm/min.生长速度慢慢，设备昂昂贵，外延延质量好，，实施监控控厚度、掺掺杂浓度和和生长质量量。3.分子子束束外外延延MBE计算算机机控控制制的的分分子子束束外外延延设设备备在集集成成电电路路制制造造中中，，金金属属层层的的功能能：1.形成成器器件件间间的的互互连连线线；；2.形成成器器件件表表面面要要电电极极§3.8金属属层层制制备备工工艺艺二.金属属材材料料的的要要求求导电电性性好好、、损耗耗小小；；与半半导导体体有有良良好好欧欧姆姆接接触触；；性能能稳稳定定不不与与硅硅反反应应；；台阶阶覆覆盖盖性性好好；；工艺艺相相容容。。金属属铝铝所有有金金属属都都无无法法同同时时满满足足以以上上要要求求，，铝是最最好好的的。。电迁迁移移现现象象铝是是多晶晶结构构，，电电流流通通过过时时铝铝原原子子受受电电子子作作用用沿晶晶粒粒边边界界向向高高电电位位端端迁迁移移，使使此此处处出出现现原原子子堆堆积积形形成成小丘丘导致致相相邻邻金金属属线线断断路路，，低低电电位位处处出出现现空洞洞导至至开开路路。。铝—硅互互溶溶铝在在硅硅中中有有一一定定固溶溶度度，若引线线孔孔的的硅硅向向铝铝中中溶溶解解就就会会在在硅硅中中出出现现深腐腐蚀蚀坑坑。若铝向向硅硅中中溶溶解解渗渗透透较较深深时时，，在在pn结处处就就出出现现漏漏电电甚甚至至短短路路。。1、铝存存在在的的问问题题2.合金金材材料料和和其其它它材材料料大规规模模、、超超大大规规模模集集成成电电路路常常采采用用其其它它金金属属材材料料：：铝—硅合合金金合金金中中硅硅的的含含量量超超过过硅硅在在铝铝中中的的固固溶溶度度，，可可避避免免出出现现铝铝—硅互互溶溶问问题题。。铜抗电电迁迁移移，，镶镶嵌嵌技技术术解解决决了了铜铜刻刻蚀蚀的的问问题题。。重掺掺多多晶晶硅硅用低低压压化化学学气气相相沉沉积积法法制制备备多晶晶硅硅薄薄膜膜，代代替替铝铝作作为为MOS器件件的的栅极极材材料料并同同时时完完成成互互连连，，与与铝铝层层形形成成双层层布布线线结构构。。难熔熔的的金金属属硅硅化化物物：：Ti、Mo、W、Ta及其其硅硅化化物物3.8.2.金属属层层形形成成的的方方法法主要要采采用用：：物物理理汽汽相相沉沉积积技技术术PVDPysicalVaporDeposition最常用用真空蒸蒸发法法溅溅射法法一：真真空蒸蒸发法法把被蒸蒸镀物物质加加热，，利用用被蒸蒸镀物物在高高温时时的饱饱和蒸蒸汽压压，气气相原原子沉沉积在在晶片片表面面上形形成薄薄膜层层。二：溅溅射法法利用等等离子子对被被溅镀镀物电电极(靶)进行轰轰击，，使气气相等等离子子体内内有被被溅镀镀物的的粒子子，这这些粒粒子沉沉积到到晶片片上形形成薄薄膜。

真空蒸发镀膜真空蒸蒸发镀镀膜:提高温温度熔熔解并并蒸发发材料料。将材料料置于于高熔熔点金金属(W,Mo,Ta,Nb)制成的的加热丝丝或舟舟内通通直流流电。。利用欧姆热热加热热材料料；绝缘材材料制制成坩坩埚通通射频交交流电电；利用电电磁感感应加加热材材料。。1-发射体体，2-阳极，，3-电磁线线圈，，4-水冷坩坩埚，，5-收集极极，6-吸收极极，7-电子轨轨迹，，8-正离子子轨迹迹，9-散射电电子轨轨迹，，10-等离子子体吸收反射电子、背散射电子、二次电子吸收电子束与蒸发的中性离子碰撞产生的正离子e型电子枪蒸发源示意图电子束束蒸发发:大规模模集成成电路路生产产中，，用溅溅射法法取代代蒸发发法的的优点点：溅射可可在面积很很大的靶上进行行，解解决大尺寸寸硅片片沉积薄薄膜厚厚度均均匀性性问题题。较容易易控制制膜厚厚。沉积的的薄膜膜合金金成分分比蒸蒸发法法容易易控制制，改改变加加在硅硅晶片片上的的偏压压和温温度可可控制制薄膜膜许多多重要要性质质如：：台阶阶覆盖盖和晶晶粒结结构等等。溅射可用来来沉积铝、、铝合金、、钛、钨钛钛合金、钨钨等金属。。二.溅射镀膜靶基片等离子体区溅射镀膜膜装置图图靶原子金属层淀淀积在芯芯片的元元器件上上，光刻刻后形成成所需的的互连线和和电极。为形成成良好的的欧姆接触触还要进行行合金化处理。在真空或或氮气等等保护下下500℃℃进行合金金化化，硅、、铝发生生互溶在在界面形形成非常常薄的合合金层，，达到低阻欧姆姆接触。3.8.4合金化至此，制制作的前前部工序序全部完完成。后续要进进行划片片、装架架、键合合、封封装等。。§3.9引线封封装1.引线将芯片上上的元、、器件电电极与细细金属丝丝连接；；一般采采用金丝、硅铝丝。2.键合将芯片内内部的金金属电极极引出后后再将金金属丝与与封装管管座上外外引线相相连接。。3.封装提供用户户使用集集成电路路时用作作连接的外引线，同时对内内部管芯芯提供保护§3.10隔离技术术首要问题题:采用隔离技术术将元器件件分离,进行电学学上的隔隔离。集成电路路：同一基底底上：包包括各种种元器件件器件之间间不能通通过基底导通隔离技术术可靠工艺与平平面工艺艺兼容表面平坦坦化尽量少占占芯片面面积不影响集成电路路整体性能能隔离技术术满足五五个要求求标准pn结隔离pn结对通隔离集电极扩散隔隔离介质-PN结混合隔离(局部氧化隔离离)标准SiO2-多晶硅介质隔隔离绝缘物上硅(SOI技术)隔离方法：一.标准PN结隔离—双极IC基本隔离利用PN结在反向偏压压下，即处于于反向截止状态，对器件之间间的电学隔离离N外延集电区

p-SiP基区N+N+beCP+隔离墙P+

隔离墙NPN型双极型晶体体管示意图P+扩散一定要将将外延层扩通与P衬底相连将P+接电路的低电电位，隔离岛岛被反偏的PN结包围N型外延层被P型区域包围隔离岛N外延集电区

p-SiP基区N+N+beCP+隔离墙P+

隔离墙N外延集电区

p-SiP基区N+N+beCP+隔离墙P+

隔离墙将P+隔离墙接电路路最低电位(PN结处于反偏)就能将各隔离岛的器件件彻底隔离。同一衬底上有有两个NPN型的双极型晶晶体管缺点：横向扩散占面面积较大，不利于提高集集成度隔离结面积大大，PN结面积大结电电容效应大高高频特特性不好P衬底N外延P+隔离隔离隔离深度大易横向扩散占面积深度大易横向扩散占面积N外延eN外延集电区

p-SiP基区N+N+bCN外延集电区

N+埋层

p-SiP基区N+N+beCNPN晶体管集电区区埋层引入电流通道狭长长集电区电阻率率高电阻较大增加低电阻率率的N+型埋层减小集电区电电阻的作用2.PN结对对通通隔隔离离

P衬底N+埋层N外延延P+P+N+P+P+P+基区下隔离上隔离PN结对通通隔隔离离常用用于于高速速和和集集成成度度要要求求较较高高的双双极极IC中将隔隔离离分分为为上、、下下两两次次完成成下隔离在外延前完成成。高温外延时，下隔隔离的杂质同同时向上下扩散上隔离与基区扩散同同时完成，减小横向扩散散展宽所占的的面积3.集电极扩散隔隔离集电极极扩散散隔离离优点:隔离占占的面积小小。因N+扩散浓浓度高高，P外延延不不会会反反型型,发射射区区扩扩散散不不用用光光刻刻，，减少少一一次次光光刻刻；；缺点点:集电电结结的的击击穿穿电电压压较较低低

P-衬底P外延延基区区N+埋层层集电电区区N+隔离N+隔离N+发射射区区P二.双极极集成成电电路路的的介介质质隔隔离离介质质隔隔离离SiO2形成成隔隔离离岛岛1.标准准SiO2—多晶晶硅硅介介质质隔隔离离N硅衬衬底底氧化化SiO2层上上蒸蒸铝铝隔离光刻刻隔离槽去SiO2N+埋层扩散散氧化SiO2层生长多晶晶硅（衬衬底）磨多晶硅硅露出SiO2层，形成成被SiO2介质包围围的隔离离N型岛。SiO2N硅AlN硅衬底SiO2N+SiO2多晶硅多晶硅N+SiO2MOS电路：同一衬底底但不同同导电类类型MOS管间是自然隔离离，因MOS管都是在导电类类型相反反的硅材材料上制成如：同一一硅衬底底上的N-MOS和P-MOS互补型CMOS也是如此此。三.MOSIC中的隔离离N衬底上的的两个PMOS管NP+P+P+P+场氧化层N衬底上的的MOS管(P阱CMOS)场氧化层NP+P+P阱N+N+场氧化层双阱CMOSP衬底上的MOS管(N阱CMOS)场氧化层N外延

N+P阱N阱P+P+N+N+场氧化层PN+N+N阱P+P+场氧化层MOS电路自然电学学隔离N+N+N+N+MOSIC中存在场区寄生晶体管，所以以要进行管间的隔离。2、MOS电路中寄生晶晶体管间的隔隔离栅极

1栅极

2场氧化层源极1源极

2漏极

2漏极

1金属走线寄生栅极寄生沟道寄生源、漏极栅氧化层增加寄生MOS晶体管的开启电压增加场氧厚度提高场区表面掺杂浓度利用氧在Si3N4中扩散非常缓缓慢的性质。当硅表面有有一层Si3N4时，无法生成成氧化物。此外，Si3N4本身氧化过程程也非常缓慢慢。在整个氧氧化中，氮化化硅将作为氧氧化物阻挡层层保持不变。。3.局部氧化隔隔离法:介质-PN结混合隔离离衬底氧化去掉氮化层SiO2缓冲层Si3N4隔离岛底部部:PN结隔离隔离岛侧壁壁：绝缘介质四、绝缘缘物上硅隔隔离PN结隔离击穿穿电压较低低(小于40伏)，结电容较较大等，在在辐射下会会产生较大大的瞬态电流导致隔离失失败。所以以要求高电电压的电路路都采用绝缘物上硅硅隔离。绝缘物上硅硅隔离技术术（SoI）单晶硅薄层层—绝缘层—衬底在绝缘层衬衬底上生长长的单晶硅硅薄层制备备电路。SiO2硅衬底单晶SiSiO21μm100nm特点工艺简单成成本低封装密度高高；抗辐射性好好速度快目前典型超超薄SoI结构单晶硅薄层层（约100nm）绝缘层（SiO2约1μm）衬底体硅构构成平面工艺与台面合金金工艺不同同，器件所所有各个组组成部分都都在同一平面中完成。PNP台面合金管管P-Ge集电区NSbPIn-Ga基区发射区发射结ebC集电结ebCP-硅NP集电区集电结基区发射区发射结PNP平面管PN+N-Si分立npn双极型晶体管N-SiSiO2在衬底上氧氧化生长SiO2层光刻基区后后进行Ⅲ族硼扩散形成P型基区NPSiO2再进行氧化化生长SiO2准备进行发发射区光刻刻光刻后进行行Ⅴ族磷扩散形成成n发射区NPSiO2N+SiO2N

PN+

再氧化生长长SiO2准备进行引引线孔光刻刻SiO2NPN+

光刻后金属属铝蒸发形成基区、发射区引线线SiO2NP型基区分立npn双极型晶体管平面面工艺ebC进行铝反刻去掉基区、、发射区电电极引线以外的铝层层NPN+

铝进行金属铝铝蒸发形成基区、发发射区电极极引线PN+N-SiSiO2NPN+

铝PN+N-Si集电区基区发射区分立双极型型晶体管的的集电极极由底座引引出。整个工艺过过程中需多多次光刻，，所以需要要多次氧化化。形成两个pn结时，扩散散的杂质浓浓度必须考考虑载流子子的补偿作用。集电极引线线基极引线

发射极引线若要使晶体体管有放大大作用，必必须保证：：Ne>Nb>Nc集成成电电路路中双双极极型型晶晶体体管管N外延集电区

N+埋层

p-SiP基区N+N+beCP+隔离环P+

隔离环集成成电电路路中中的的双双极极型型晶晶体体管管结构构与分分立立型型相相同同因所所有有的的元元器器件件均均在在同同一一电电路路上，，所所以以必必须须要要有有隔离离分开开集电电极极只能能从从上面面引出出IC中纵向向NPN晶体体管管剖剖面面图图ALSiO2bPP+P-衬底ecn+-外延N-epiP+n+n+P-衬底底n+埋层层N-外延延N-外延P+P+P+P+PN结隔隔离离槽槽N