微机原理第5章存储器系统课件

第5章

存储器系统1主要内容：存储器系统的概念半导体存储器的分类及其特点半导体存储芯片的外部特性及其与系统的连接存储器扩展技术高速缓存2存储器分类按所处的位置不同，分为：内存和外存内存：存放当前运行所需要的程序和数据，以便向CPU快速提供信息，存取速度快，但容量较小，且价格较高外存：用来存放当前暂时不参与运行的程序、数据和文件，以及一些永久性保存的程序、数据和文件，存储容量大，价格低，但存取速度较慢3§5.1

概述主要内容：存储器系统及其主要技术指标半导体存储器的分类及特点两类半导体存储器的主要区别5一、存储器系统61.存储器系统的一般概念将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来系统的存储速度接近最快的存储器，容量接近最大的存储器。构成存储系统。7Cache存储系统对程序员是透明的目标：提高存储速度Cache主存储器9虚拟存储系统对应用程序员是透明的。目标：扩大存储容量主存储器磁盘存储器103.主要性能指标存储容量（S）（字节、千字节、兆字节等）存取时间（T）（与系统命中率有关）命中率（H）T=H*T1+（1-H）*T2单位容量价格（C）访问效率（e）11二、半导体存储器131.半导体存储器半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。能存放一位二进制数的半导体器件称为一个存储元。若干存储元构成一个存储单元。142.内存储器的分类内存储器随机存取存储器（RAM）只读存储器（ROM）15只读存储器（ROM）只读存储器掩模ROM一次性可写ROMEPROMEEPROM173.主要技术指标存储容量存储单元个数×每单元的二进制数位数存取时间实现一次读/写所需要的时间存取周期连续启动两次独立的存储器操作所需间隔的最小时间可靠性功耗18§5.2随机存取存储器掌握：SRAM与DRAM的主要特点几种常用存储器芯片及其与系统的连接存储器扩展技术191.SRAM的特点存储器中的信息既能随时读出，也能随时写入，RAM中信息在关机后即消失分为DRAM和SRAM两种SRAM：静态RAM，利用半导体触发器的两个稳定状态表示“1”和“0”。电源不关掉，SRAM的信息不会消失，不需要刷新电路。DRAM：动态RAM，利用MOS管的栅极对其衬底间的分布电容保存信息，每个存储单元所需MOS管较少，集成度高，功耗小，信息因电容漏电而逐渐消失，读后需重写，需要刷新。212.典型SRAM芯片主要引脚功能工作时序与系统的连接使用22典型SRAM芯片SRAM6264：容量：8KX8b双列直插式芯片，28个引脚，其中一个空引脚23SRAM6264写时序25SRAM6264读时序263.8088总线信号8088总线A19-A0A15-A0MEMR、MEMWIOR、IOW、AEN存储器输入/输出RD、WR271）逻辑门组合---全地址译码全地址译码有两种：逻辑门组合法、译码器法逻辑门组合法：依靠门电路对地址线进行组合，从而得到需要的地址范围使用“与”、“或”、“非”、“与非”、“或非”等29例A19A18A17A16A15A14A13&1CS11SRAM6264CS2+5V0111100030存储器地址片选地址片内地址高位地址低位地址内存地址316264芯片的编址片首地址A19A12A0A19A12A00000000000000XXXXXXXXXXXXXX1111111111111片尾地址326264芯片全地址译码例片首地址A19A12A0A19A12A00000000000000111100011110001111111111111片尾地址该6264芯片的地址范围=F0000H~F1FFFH33全地址译码例若已知某SRAM6264芯片在内存中的地址为：

3E000H～3FFFFH试画出将该芯片连接到系统的译码电路。34全地址译码例设计步骤：写出地址范围的二进制表示；确定各高位地址状态；设计译码器。片首地址A19A12A0A19A12A00000000000000001111100111111111111111111片尾地址35全地址译码例A19A18A17A16A15A14A13&1CS1高位地址：SRAM6264CS2+5V0011111036使用译码器对高位地址进行译码，全部地址线参加单元地址编码通常使用的译码器有：74LS138/92）译码器全地址译码373）部分地址译码用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。下例使用高5位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。38部分地址译码例两组地址：F0000H——F1FFFHB0000H——B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：1×110001011000，111100039例5-1用存储器芯片SRAM6116(2K×8b)构成一个4KB的存储器，要求其地址范围在78000H~78FFFH之间。4041应用举例将SRAM6264芯片与系统连接，使其地址范围为：38000H~39FFFH。使用74LS138译码器构成译码电路。42存储器芯片与系统连接例由题知地址范围：

00111000………0

00111001………1高位地址A19A12A043应用举例D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY044二、动态随机存储器DRAM451.DRAM的特点存储器单元线路简单，以MOS管极间寄生电容来存储信息由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新。动态RAM集成度高，引脚数目受到小型化封装的限制内部具有行地址锁存器和列地址锁存器，并带有读出再生放大器，提高信号输出功率462.典型DRAM芯片2164A2164A：64K×1bit采用行地址和列地址来确定一个单元；行列地址分时传送，共用一组地址信号线；地址信号线的数量仅为同等容量SRAM芯片的一半。47主要引线行地址选通信号。用于锁存行地址。（兼作片选信号）列地址选通信号。地址总线上先送上行地址，后送上列地址，它们分别在#RAS和#CAS有效期间被锁存在锁存器中。DIN：数据输入DOUT：数据输出WE=0WE=1WE：写允许信号RAS：CAS：数据写入数据读出483.2164在系统中的连接与系统连接图49三、存储器扩展技术501.存储器扩展用多片存储芯片构成一个需要的内存空间；各存储器芯片在整个内存中占据不同的地址范围；任一时刻仅有一片（或一组）被选中。

存储器芯片的存储容量等于：

单元数×每单元的位数字节数字长扩展单元扩展字长512.存储器扩展方法位扩展字扩展字位扩展扩展字长扩展单元数既扩展字长也扩展单元数52位扩展构成内存的存储器芯片的字长小于内存单元的字长时——需进行位扩展。位扩展：每单元字长的扩展。53例1用4K×4位的SRAM芯片进行位扩展，以构成容量为4KB的存储器54例2用8片2164A芯片构成64KB存储器。55位扩展方法：将每片的地址线、控制线并联，数据线分别引出。位扩展特点：存储器的单元数不变，位数增加。56字扩展地址空间的扩展芯片每个单元中的字长满足，但单元数不满足。扩展原则：每个芯片的地址线、数据线、控制线并联。片选端分别引出，以使每个芯片有不同的地址范围。57A0～A10DBABD0～D7A0~A10R/WCS2K×8D0～D7A0～A102K×8D0～D7D0～D7A0~A10CS译码器Y0Y1高位地址R/W字扩展示意图58字扩展例用两片64K×8位的SRAM芯片构成容量为128KB的存储器两芯片的地址范围分别为：20000H～2FFFFH30000H～3FFFFH

59字扩展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：芯片1：0010芯片2：0011A19A18A17A16芯片1芯片260字位扩展设计过程：根据内存容量及芯片容量确定所需存储芯片数；进行位扩展以满足字长要求；进行字扩展以满足容量要求。若已有存储芯片的容量为L×K，要构成容量为M×N的存储器，需要的芯片数为：

（M/L）×（N/K）61字位扩展例用2164芯片构成容量为128KB的存储器。62§5.3

只读存储器（ROM）掩模ROM一次性可写ROM可读写ROM分类EPROMEEPROM（紫外线擦除）（电擦除）63一、EPROM641.特点可多次编程写入；掉电后内容不丢失；内容的擦除需用紫外线擦除器。652.EPROM27648K×8bit芯片地址信号：A0——A12数据信号：D0

——D7输出信号：OE片选信号：CE编程脉冲输入：PGM其引脚与SRAM6264完全兼容.662764的工作方式数据读出编程写入擦除标准编程方式快速编程方式编程写入：每出现一个编程负脉冲就写入一个字节数据67二、EEPROM681.特点可在线编程写入；掉电后内容不丢失；电可擦除。692.典型EEPROM芯片98C64A8K×8bit芯片；13根地址线（A0——A12）；8位数据线（D0

——D7）；输出允许信号（OE）；写允许信号（WE）；选片信号（CE）；状态输出端（READY

/

BUSY）。703.工作方式数据读出编程写入擦除字节写入：每一次BUSY正脉冲写入一个字节自动页写入：每一次BUSY正脉冲写入一页（1~32字节）字节擦除：一次擦除一个字节片擦除：一次擦除整片714.EEPROM的应用可通过编写程序实现对芯片的读写；每写入一个字节都需判断READY/BUSY端的状态，仅当该端为高电平时才可写入下一个字节。P219例72四、闪速EEPROM特点：通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。73工作方式数据读出编程写入：擦除读单元内容读内部状态寄存器内容读芯片的厂家及器件标记数据写入，写软件保护字节擦除，块擦除，片擦除擦除挂起74§5.4

高速缓存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分级体系结构75Cache的基本概念设置Cache的理由：CPU与主存之间在执行速度上存在较大差异；高速存储器芯片的价格较高；设置Cache的条件：程序的局部性原理时间局部性：最近的访问项可能在不久的将来再次被访问空间局部性：一个进程所访问的各项，其地址彼此很接近76Cache的工作原理CPUCache主存DBDBDB命中存在不命中77Cache的命中率访问内存时，CPU首先访问Cache，找到则“命中”，否则为“不命中”。命中率影响系统的平均存取速度。Cache存储器系统的平均存取速度=

Cache存取速度×命中率+RAM存取速度×不命中率Cache与内存的空间比一般为：112878Cache的读写操作读操作写操作贯穿读出式旁路读出式写穿式回写式79贯穿读出式CPUCache主存

CPU对主存的所有数据请求都首先送到Cache，

在Cache中查找。若命中，切断CPU对主存的请求，并将数据送出；

如果不命中，则将数据请求传给主存。80旁