数电题库填空题整理复习

考点一 进制转换1（11101001）=（ 233）=（ E9 ）2 10 16211100001表示的十进制数为（225）8421BCD码为（001000100101 。3．（406）=（010000000110）10 8421BCD十进制数(75)10的8421BCD编码是 01110101。4．(00101101)2 45 )10=( 01000101 )8421BCD。5、(1001.0110)B=(9.6)H60110100）2（105 ）10（ 69 167、十六进制数（7E.5C）等值的二进制数为（01111110.01011100）,等值的八16 2进制数为（176.270）88（37）10=（100101）2=（25）169.(B4)（17），(10110000)中最大数(B4) 1，最小数_(10110000)16 10 2 2287100011111；11F。、位十六进制数转化为二进制数有_20_位238_11101110_；十六进制数是_EE_。13．(33)10=( 21 )16=( 100001 )214.将十进制数45转换成十六进制为 (2D)16 。15二进制数A=1011010，B=10111，则A-B=1000011。16十进制数228转换成二进制数是＿(11100100)＿；十六进制数是＿.2 16考点2触发器的种类及特征方程重点1．根据触发器功能的不同，可将触发器分成四种，分别是RS触发器、JK触发器、T触发器和D触发器。对于上升沿触发的D触发器，它的次态仅取决于CP上升_沿到达时D的状态。2、D触发器的特征方程为（ ），JK触发器的特征方程为（

Qnn ，T触发器的特征方程为RS触发器的特性方程为Qn+1=SRS；约束方程为_RS=0 。若将D触发器转换成T触发器，则应令D= QnT3、对边沿JK触发器，若现态为0时，若要次态为1有K=0，J=1和K= 1，J= 1两种方法。JK11K=01K=0，J=0 两种方法。对主从RS触发器，若现态为1时，若要次态为1有R=0，S=1和R= 0，S= 0两种方法。欲将触发器置为态，应使R= 1 , S= 0 。D DTTLJK和3A/D装换A/DD/A。ADC（精确（长。3A/D转换器以输出二进制代码的位数表示分解度的好坏，其位数越多说明量误差越小 ，转换精度越高 。4．若要求D/A转换器的精度要小于0.25%，至少应选 9_位的D/A转换器。5、转换精度和转换速度是A/D、D/A转换器的两个最重要的指标6在A/D转换器中性能最稳定、抗干扰能力最强的是双积分型A/D转换器 ，而转换度最快的是并联型A/D转换器 。A/D转换的一般步骤包括采样 、 保持 、 量化 和编码。68D/AV=8V，当输入数字量为时（01100010）REF 2输出电压为-3.062 V。74位DAC中基准电=10V3210=1010时对应的输出电压为-6.25V 。8、已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于（20）kHz；完成一次转换所用的时间应小于（50μs。考点4TTL门电路TTL高CMOS类门电路的闲置输入端绝不允许 悬空 。1.除去高、低电平两种输出状态外，三态门的第三态输出称为高阻状态。8．一个三态门如图1，当E′= 0 时，Y=(AB)。131＝＿ABCDABCD＿；2 3 Y ＝（A）（ABABAB＿Y ＝＿AB＿; Y＝ABC 2 3 VCC＆

Y1

≥11& Y21

AYA & BYB =1 3 C

&≥1Y4YC ＆

≥1D

“1”图1.1中G和G为三态门G为TTL或非门若取R=100Ω则F= 0 而当R=1001 2 3Ω时，F=AXBX)。图1.1 图1.2_五自启动。考点5概念题1、逻辑函数有五种不同的表示方法：_逻辑函数表达式、_真值表_、卡诺图、_逻辑图 及波形图。2RAM与ROM可分为RAM和ROM二种类型ROMROM、PROMEPROMRAMROM地址译码器、存储矩阵、读写控制电路（输入/输出电路）RAM读可写的随机存储器，ROM是只读存储器3_加法_器是最基本的算术运算部件。4、移位寄存器既能_存贮 数据，又能完成_移位 功能。6、数值比较器的比较结果有：_大于 、_小于 、_等于_。51和010_反馈_3本逻辑运算有与、或、非三种。7．半加器和全加器有何不同：半加器做加位时不考虑来自低位的进位，而全加器做加位时考虑来自低位的进位。常用的七段数码显示器有发光二极管（LED）（显示器两种。将BCD码翻译成十个对应输出信号的电路称为4位BCD码译码器 它有4 个输入端，10 输出端。时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路6其他类型1卡诺图中_相邻_项只有一个因子不同同时_两 个_相邻_项可以合并为一项并消去 一 个因子。卡诺图中相邻项只有一个因子不同同时2n 个 相邻项可以合并为一项，并消去n 个因子。n个变量的逻辑函数有 2n 个最小项，任意两个最小项的乘积为 0逻辑函数FABAB，它的反函数表达式为= ABAB。4（ACm6的表达式为过ABCD。函数F(B,C)ABAC的最小项之和形式是ABC ABCABC。ABABAB。6若各门电路的输入均为A和B，且A=1，B=0；则与非门的输出为 1 ，或非门的输出为 0 ，同或门的输出为 0 。12.把高电压作为逻辑低电平作为逻辑1的赋值方法称作 负逻辑赋值一种电若在正逻辑赋值时为与门则在负逻辑赋值时为或非门2两个M进制计数器，第一个高位接第二个的时钟端，第一个时钟端输入计数脉冲，此计数器组成_M2_进制计数器。两个N进制计数器，第一个高位接第二个的时钟端，第一个时钟端输计数脉冲组成 N2 进制计数器3、施密特触发器有（2）个稳定状态.，多谐振荡器有（0）个稳定状态。4、已知Intel21141k×4RAM集成电路芯片，它有10）条数据线。6TDAC，已知的电压值为（5 ）V。

=10V，当输入10000000时输出REF5．单稳态触发器有两个工作状态暂态和稳态，其中 暂态是暂时的7．多谐振荡器是一种波形产生 电路，它没有稳态，只有两个暂稳态 。2.若用触发器组成某六进制加法计数器，需要＿3＿个触发器，有＿2＿个无效状态。6．若要构成七进制计数器，最少用 3 个触发器，它有 4 个无效状态。4.当数据选择器的数据输入端的个数为16时，则其地址码选择端应有4位。两片中规模集成电路16进制计数器串联后，最大计数容量为 256 。有有个输四位二进制编码器有164个输出端。有6条地址线和8条数据线的存储器有512 个存储单元。单稳态触发器有一个稳态和一个暂稳态在触发脉冲作用下它由稳 转换暂稳态，在 暂稳态 停留一段时间后，又自动返回到 稳态 。1．存储器的存储容量是指存储单元的数目。某一存储器的地址线为A14～A0D3～D0，其存储容量是32K×4位。为了构成8K×32bit的需要 4块2K×8bit的地址线的高2位作为地址译码的输入。6EPROM8213×8（64KB）位。1、一个译码器若有100个译码输出端，则译