计算机系统组成与结构课程设计

实用文案前 言随着计算机科学与技术的迅猛发展，直接推动了我们对计算机组成与结构这门课程的学习。计算机总体上是由软件和硬件组成。硬件是物质基础，没有良好的硬件，软件将无法发挥作用；软件是灵魂，没有软件，计算机就无法工作，软件不良，计算机也无法高效率地工作。计算机的硬件由运算器、控制器、存储器、输入设备和输出设备构成。计算机的软件主要由系统软件与应用软件组成。程序预先存放在存储器中，计算机工作时能自动高速地从存储器中取出指令和数据加以执行。计算机是通过执行指令来处理各种数据的。为了指出数据的来源、操作结果的去向及所执行的的操作，一条指令一般包括操作码、操作数地址、操作结果的存储地址、下一条指令的地址。操作码具体说明操作的性质和功能。一台计算机可能有几十条至几百条指令，每一条指令都有一个相应的操作码，计算机通过识别该操作码来完成不同的操作。操作数的地址——CPU通过该地址就可以取得所需的操作数。 把对操作数的处理结果保存在操作结果存储地址中以便再次使用。计算机的性能与它的指令系统有很的关系，而指令系统的设置又与机器的硬件密切相连。在本次课程设计中，我在同学的帮助下完成相应的整体逻辑图的设计、指令系统的设计、确定微操作控制信号等，设计的一台小型的实验计算机，能基本实现四则运算。标准实用文案标准实用文案目 录前言·任务书·第1章 实验计算机的设计1.1确定设计总要求··1.2设计整机逻辑框图··1.3设计指令系统··1.4设计指令执行流程··1.5确定微操作控制信号及其实现方法··1.6设计微指令格式··1.7确定微程序控制方式··1.8编写指令的微程序··1.9设计实验接线表··1.10 编写调试程序··1.11 编写应用程序··第2章实验计算机的组装2.1器件排列·标准实用文案2.2信号连接·2.3实验接线板安装··第3章实验计算机的调试3.1调试准备·3.2程序调试·第4章实验计算机的故障的排除··4.1故障的类型和原因··4.2故障的分析查找··小结·参考文献·本科生课程设计任务书标准实用文案2008 届 计算机科学与工程 系计算机科学与技术 专业Ⅰ 课程设计题目： 实验计算机利用FD—CES实验仪提供的硬件资源（功能模块、控制台及外设等），按设计、组装、调试等步骤研制一台微程序控制的实验计算机。Ⅱ 原始资料、《计算机组成与结构》实验指导书、《计算机组成与结构》教材课程设计任务内容课程设计的目的意义：通过课程设计培养同学们的系统设计能力，使同学们达到以下能力训练：错误!未找到引用源。、调查研究、分析问题的能力；错误!未找到引用源。、使用设计手册、技术规范的能力；错误!未找到引用源。、查阅中外文献的能力；错误!未找到引用源。、制定设计方案的能力；错误!未找到引用源。、计算机应用的能力；标准实用文案错误!未找到引用源。、设计计算和绘图的能力；错误!未找到引用源。、技术经济指标的分析能力；错误!未找到引用源。、语言文字表达的能力。本课题研究的主要内容:研制一台性能如下的实验计算机：（1）不使用外设。（2）运算器采用单累加器多通用寄存器结构。（3）操作数寻址方式有：直接地址寻址立即数寻址寄存器直接寻址（4）指令系统由如下8条指令组成：指令编码助记符 指令功能第一字节 第二字节I7I6I5 I4I3 I2 I1I000000X Ai ADDA ,Ri (A)+(Ri)->Ai标准实用文案指令编码助记符 指令功能第一字节 第二字节00001X Ai MOVA,Ri (Ri)->(A)(A)带进位C又环移00010X XX00011XXX001000a9a8001010a9a8

d7-d0a7-a0a7-a0

SRCA一位MOVA，＃data->AdataLDAaddr (addr)->ASTAaddr (A)->addr若 CY=1addr->PC0011000 a9a8 a7-a0 JCaddr,否则PC+1001110 a9a8 a7-a0 JMP addr addr->PC（5）能执行双字加法程序 (程序自编)标准实用文案第1章 实验计算机的设计1.1 确定设计总要求不使用外设。运算器采用多单累加器多通用寄存器结构。能将内存中某一单元(非零)内容乘以4后在将结果放到另一单元。计算机共有8条指令，下列7种功能的指令：算术加法指令——ADD数据传送指令——MOV进位位置1指令——SRC存储器读操作指令——LDA存储器写操作指令——STA程序无条件跳转指令——JMP标准实用文案有进位转移指令—— JC微操作控制信号的实现1）对于电平有效的微操作控制信号，通常可由微指令码直接实现。2）对于脉冲型微操作控制信号，通常需要外加门电路实现。3）对需要多个操作控制信号的器件：由不少器件，它执行某种操作需要多个微操作控制信号同时有效。对此，通常可将其中某个（某些）信号事先固定准备好。4）对只需要一个电平跳变有效的操作信号的器件：通常需外接门电路加以实现。1.2 设计整机逻辑框图根据设计要求，对实验仪硬件资源进行逻辑剪辑组合，便可设计出该实验计算机的整机逻辑框图(图1-1)。实验整机由运算器模块，寄存器堆模块，内存模块，微程序控制模块有序组合而成。其中运算器模块（ ALU）主要由累加器、运算器、累加器暂存器、暂存器、输出缓冲器，以及进位产生线路、累加器判零线路等构成；内存模块为用户提供有效的内存空间；寄存器模块由两片 74670组成，提供4个8位寄存器；微程序控制模块主要由 11位微地址计数器MPC（74163x3）、2Kx24 bit的控存CM（6116x3），以及24位微指令寄存器MIR(74377x3) 组。标准实用文案ODB（8（（R2R3ODB（8（（X1IR1IR2X2ACICLSRR7437474374SLGI7419874670CABUFFERCCOB74245I7~I0OICGACTTMP743777437374157×3S0ABCKPCS1LPS2ALU×S3×CLCn741872MCnFPC0LAB（11（（RRRB174153SASBD7474 OAB(11（)CP CKQ图1-1整机逻辑框图1.3 设计指令系统一、指令类型

M23~M0MIR MICPRCWCMIGCM23~CM0（（CMMPCMICPMLD1MCLKMD10~MD0标准实用文案指令系统含以下类型指令：算术运算类指令ADDA，Ai,移位操作类指令SRC A数据传送类指令MOVA，RiMOV A,#data程序跳转控制类指令JMPaddrJC addr存储器操作类指令LDA addrSTA addr二、指令操作数寻址方式及其编码对于运算器采用多累加器结构的实验计算机，其指令系统操作数寻址方式有有多种。需确定实验计算机的指令系统具体由哪些指令组成，包含哪几种类型指令，指令操作数有哪几种寻址方式，以及指令编码等。这要兼顾必要性（编程方便）和可行性（硬件条件）。标准实用文案1、直接地址寻址LDAiaddr；(addr)->Ai指令第一字节低3位和指令第二字节8位构成11位操作数地址，指令第一字节高5位含有累加器Ai选择码段。第一字节第二字节a1a9a8a7a6a5a4a3a2a1a00操作码，Bx选择码 11位形式地址2、累加器直接寻址单字节指令MOVA,Ri；(Ri)->(A)指令（第一）字节含有两个累加器选择码段，分别用于选择Ai和Aj。操作码和Ri选择码3、立即数寻址双字节指令MOVA,#data ；data->A指令第一字节中含有一个累加器选择码段 。第一字节 第二字节标准实用文案操作码和Ri选择码 8位立即数data1.4设计指令执行流程应根据实验计算机整机逻辑图来设计指令系统中每条指令的执行流程。1、单字节指令ADDA,Ri 该指令功能为(A)+(Ri)->Ai ，需执行如下微操作：PCO B1(1) (PC)----------->IAB----------->OAB根据PC访问内存。RCB2,B3CI,GI(2)(M)-------------->ODB--------------->IDB--------------->IR1读出指令字节送IR1。P+1,CK(3)(PC)+1--------------->PCIPC加1计数，为取下条指令字节准备。RR,A,B CG(4) (Ai)----------------->IDB------------------>ACT读Ai，经IDB送入ACT，为ALU准备好被加数。RR,A,B CT(5) (Aj)---------------->IDB------------------->TMP读Aj，经IDB送入ACT，为ALU准备好加数标准实用文案OT,A,B,RR,Cn,M,S3,S2,S1,S0(6)(ACT)+(TMP)------------------------------------------------------->AALU执行加法，结果暂存到累加器A。SA,SB,C(7)Cn+4-------------------------->CY据加法结果置进位标志 CY。OBWR,A,B(8)(A)------------->IDB----------------------->Ai累加器内容经BUF，IDB存入Ai。其中，（1）（2）必须同一拍；（5）（6）也必须同一拍；（5）后可以和（6）（7）同一拍（这是TMP设置为直通，CT=1，OT=0），但不可以和（4）同一拍；（4）单独一拍；（3）可以和（1）（2）合一拍或与（4）合一拍。具体方案如下：T0（第一拍）：（1）（2）（3）T1（第二拍）：（4）T2（第三拍）：（5）（6）（7）T3（第四拍）：（8）2、单字节指令MOVA,Ri 该指令功能为(Ri) A，需执行如下微操作：标准实用文案PCOB1(PC) PC0 IAB B1 OAB 根据PC访问内存。(M) RC ODB B2,B3 IDB CI,GI IR1 取出本指令第一字节送入IR1。(PC)+1 P+1,CK PCI PC加1,为取本指令下一字节做准备。(PC) PC0 LAB B1 OAB 根据PC访问内存。(Ri) RR,A,B,Cn,M,S3,S2,S1,S0 BUF OB IDB CLIR2 读Ri内容经AL送入IDB，存入IR(PC)+1 P+1,CK PCI

PC加1，为取下条指令作准备。(I2,I1,I0(IR2)) OI IAB BI OAB将寄存器内容送入外部数据线。(M) RC ODB B2,B3 IDB CL A从内存中把数据送入 A中。其中（1）（2）必须同一拍；（4）须一拍；（5）（6）也必须同一拍；（3）可以单独一拍或和（1）（2）合一拍或和（4）合一拍；具体方案如下：T0（第一拍）：（1）（2）（3）T1（第二拍）：（4）T2（第三拍）：（5）（6）标准实用文案3、双字节指令 MOVA,#data 该指令功能为 Data->Ai，需执行如下微操作：PCO B1（1） (PC)----------->IAB----------->OAB根据PC访问内存。RC B2,B3 CI,GI（2）（M）--------------->ODB--------------->IDB--------------->IR1取出本指令第一字节送 IR1。P+1,CK（3）(PC)+1-------------------->PCIPC加1，为取本指令下一字节准备。PCO B1（4）(PC)------------------->IAB-------------------->OAB根据PC访问内存。RC B2,B3 CL（5）(M)---------------->ODB--------------------->IDB---------------->IR2取出本指令第二字节送 IR2。P+1,CK（6）(PC)+1------------------------->PCIPC加1，为取下一指令字节准备。标准实用文案其中（1）（2）必须同一拍；（4）（5）也必须同一拍；（3）可以单独一拍或和（1）（2）合一拍；（6）可以单独一拍或和（4）（5）合一拍。具体方案如下：T0（第一拍）：（1）（2）（3）T1（第二拍）：（4）（5）（6）4、双字节指令LDAA,addr 该指令功能为(addr)->A ，需执行如下微操作：PCPC0IABB1OAB根据PC访问内存。(M)RCODBB2,B3IDBCI,GIIR1取出本指令第一字节送入IR1。(PC)+1P+1,CKPCIPC加1,为取本指令下一字节做准备。(PC)PC0LABB1OAB根据PC访问内存。(M)RCODBB2,B3IDBCLIR2取出本指令第二个字节送入IR2.(PC)+1P+1,CKPCIPC加1，为取下条指令作准备。(I2,I1,I0(IR2))OIIABBIOAB由IR1低3位和IR2的8位形成11位操作数地址(M)RCODBB2,B3IDBCLTMP从内存中读出操作数存入TMP。(TMP) OT,Cn,M,S3,S2,S1,S0,X1,X0,CA A TMP内容经ALU存入A。。标准实用文案其中（1）（2）必须同一拍；（5）（6）也必须同一拍；（7）（8）也必须同一拍；（3）可以单独一拍或和（1）（2）同一拍；（6）可单独一拍也可和（4）、（5）合一拍或者和（7）（8）合一拍。具体方案如下：T0（第一拍）：（1）（2）（3）T1（第二拍）：（4）（5）（6）T2（第三拍）：（7）（8）5、双字节指令STAA,adder 该指令功能为(Ai)->addr ，需执行如下微操作：PC PC0 IAB B1 OAB 根据PC访问内存。(M) RC ODB B2,B3 IDB CI,GI IR1 取出本指令第一字节送入IR1。(PC)+1 P+1,CK PCI PC加1，为取下一字节作准备。(PC) PC0 LAB B1 OAB 根据PC访问内存。(M) RC ODB B2,B3 IDB CL IR2 取出本指令第二个字节送入IR2.(PC)+1 P+1,CK PCI PC加1，为取下条指令作准备。(I2,I1,I0(IR2)) OI IAB BI OAB由IR1低3位和IR2的8位形成11位操作数地址标准实用文案(A) RC ODBB2,B3 IDB CT TMP从内存读出操作数存入TMP。(TMP) OT,Cn,M,S3,S2,S1,S0,X1,X0,CA (M) TMP内容经ALU存入内存.JMPaddrPCPC0IABB1OAB根据PC访问内存。(M)RCODBB2,B3IDBCI,GIIR1取出本指令第一字节送入IR1。(PC)+1P+1,CKPCIPC加1，为取下一字节作准备。(PC)PC0LABB1OAB根据PC访问内存。(M)RCODBB2,B3IDBCLIR2取出本指令第二个字节送入IR2.(PC)+1P+1,CKPCIPC加1，为取下条指令作准备。(I2,I1,I0(IR2))OIIABBIPC由IR1低3位和IR2的8位形成转移地址送入PC>Ai从内存读出操作数存入 Ai。其中（1）（2）必须同一拍；（5）（6）也必须同一拍；（7）（8）也必须同一拍；（3）可以单独一拍或和（1）（2）同一拍；（6）可单独一拍也可和（4）、（5）合一拍或者和（7）（8）合一拍。标准实用文案具体方案如下：T0（第一拍）：（1）（2）（3）T1（第二拍）：（4）（5）（6）T2（第三拍）：（7）（8）7、双字节指令JMP addr 该指令功能为 Addr->PC ，需执行如下微操作：PCO B1（1） (PC)----------->IAB----------->OAB根据PC访问内存。RC B2,B3 CI,GI（2）（M）--------------->ODB--------------->IDB--------------->IR1取出本指令第一字节送 IR1。P+1,CK（3）(PC)+1-------------------->PCIPC加1，为取本指令下一字节准备。PCO B1（4）(PC)------------------->IAB-------------------->OAB根据PC访问内存。RC B2,B3 CL（5）(M)---------------->ODB--------------------->IDB---------------->IR2取出本指令第二字节（即 addr低8位）送IR2。标准实用文案P+1,CK（6）(PC)+1------------------------->PCIPC加1，为取下一指令字节准备。OI LP（7）I2,I1,I0(IR2)------------------->IAB---------------------->PC由IR1低3位和IR2的8位形成转移地址送程序计数器 PC。其中（1）（2）必须同一拍；（4）（5）也必须同一拍；（7）单独一拍；（3）可以单独一拍或和（1）（2）合一拍；（6）是冗余操作。具体方案如下：T0（第一拍）：（1）（2）（3）T1（第二拍）：（4）（5）（6）T2（第三拍）：（7）8、双字节指令JC addr 该指令功能为若CY=1则addr->PC,否则PC加1，需执行如下微操作：PCO B1（1） (PC)----------->IAB----------->OAB根据PC访问内存。RC B2,B3 CI,GI（2）（M）--------------->ODB--------------->IDB--------------->IR1取出本指令第一字节送 IR1。标准实用文案P+1,CK（3）(PC)+1-------------------->PCIPC加1，为取本指令下一字节准备。PCO B1（4）(PC)------------------->IAB-------------------->OAB根据PC访问内存。RC B2,B3 CL（5）(M)---------------->ODB--------------------->IDB---------------->IR2取出本指令第二字节（即 addr低8位）送IR2。P+1,CK（6）(PC)+1------------------------->PCIPC加1，为取下一指令字节准备。OI LP（7）I2,I1,I0(IR2)------------------->IAB---------------------->PC由IR1低3位和IR2的8位形成转移地址送程序计数器 PC。其中（1）（2）必须同一拍；（4）（5）也必须同一拍；（7）单独一拍；（3）可以单独一拍或和（1）（2）合一拍；（6）是冗余操作。具体方案如下：T0（第一拍）：（1）（2）（3）标准实用文案T1（第二拍）：（4）（5）（6）T2（第三拍）：（7）1.4 确定微操作控制信号及实现方法本设计阶段任务是综合实验计算机指令系统各指令执行流程中涉及到的微操作控制信号，统计总共需多少个微操作控制信号，每个信号的有效性，决定这些信号中哪些由软件（微指令）直接产生，哪些需用硬件（ TTL）实现。1、ALU的操作控制信号 Cn、M、S3、S2、S1、S0可由某6位微指令码直接控制；运算器模块中暂存器 TMP的操作控制信号 CT和OT也都是电平有效，故也可用某两位微码控制。2、内存的读控制信号RC宜采用负脉冲，以保证内存读取数据的可靠性：可以用“与非”门实现RC=/（Mi*￠）<1>或者用“或”门实现RC=Mi+/￠<2>若采用式<1>，则Mi为“1”有效；若采用式<2>，则Mi为“0”有效；3、累加器A（74198）的操作至少需要X0、X1和CA3个控制信号，其中XO、X1是电平有效，CA是电平正跳变有效。我们不妨把CA固定接（后沿有效），XO、X1分别由微码Mi、Mj控制；指令寄存器IR1(74377)的接数有GI和CI两个控制信号。当 GI为“0”且CI电平正跳时IR1接数。我们可把CI固定接￠（后沿有效），而GI由某位微码控制产生；标准实用文案对数据总线转送器件 74245，它的操作B2,B3需两个电平型控制信号。我们可以把B3固定接RF使运行时允许 74LS245传送，而传送方向控制信号 B2则另处理4、运算器模块中的进位触发器 CY（74LS74），它的接数条件仅是 CP当CP电平正跳时CY接收其D端数据：可以用“与”门实现 CP=/（Mi*￠） <1>或者用“或”门实现 CP=Mi+/ ￠ <2>若采用式<1>，则Mi为“1”有效；若采用式<2>，则Mi为“0”有效；标准实用文案表1-1微操作控制信号及其实现方法指令助记符微操作控制信号控制信号有效性(PC)->IAB->OABPCO,B10,0ADDARi(M)->ODB->IDB->RiRC,B2,B3,WR,A,B0,0,0,0,I1,I0(PC)+1->PCP+1,CK1,↓(RI)->BUF->IDB->IRRR,A,B0,I1,I0,0↑2CN’,M,S3,1,1,1,0.0.0S2,S1,S0MOVA,Ri(IR1,IR2)->IAB->OI,RI,OABRC,B2,B3,0,0(M)->OAB->IDB-X0,X1,CA0,0,0,1,1>APCO,BI0,0(PC)->IAB->OABRC,B2,B3,0,0,0,(M)->ODB->IDBWR,A,B,1,LDAaddr->IR2P+1,CK(PC)+1->PC标准实用文案(IR1,IR2)->IAB->OABOI,BI,0,0(M)->OAB->IDB-RC,B2,B3,0,0,0,1,1,>AX0,X1,CAA->addr(PC)->IAB->OAB0,0(M)->ODB->IDB0,0,0,1,->IR2STA addr(PC)+1->PC(PC)->IAB->OABPCO,B1 0,0JMPaddr (M)->ODB->IDB->IRC,B2,B3,CL0,0,0↑R2P+1,CK 1↓(PC)+1->PC(PC)->IAB->OABPCO,B1 0,0(M)->ODB->IDB->IJC addr RC,B2,B3,CL 0,0,0↑R2P+1,CK 1↓(PC)+1->PC标准实用文案(PC)->IAB->OAB(M)->ODB->IDB->IRR,A,B0,I1,I0R2JMPaddrCn,M,S2,S2,S1,S01,1,1,0,1,0(PC)+1->PCOB,X0,X1,CA0,1,1,↑(ACT)->BUF->IDB->RI1.5 设计微指令格式微指令长24位，若微指令采用全水平不编码纯控制场的格式，那么至多可有24个微操作控制信号可由微码直接实现。如果采用分组编码译码，那么n位微码通过二进位译码可实现2n个互斥的微操作控制信号（即它们不可能在同一节拍内激活）。标准实用文案本阶段设计任务是决定双位长的微指令是否分段定义、各段段长；决定微指令各码位含义和有效性；对其中尚需用硬件作后继处理的信号加以注明． 如M0－RC，表示对M0尚需作后继处理才能产生有效的 RC信号（注：RC为读内存控制信号，负脉冲有效）。对于那些允许同时有效且有效性一致的微操作控制信号可以合用一个微码表示。表1-2微指令格式和指令微程序指位2322211918171514131110976543210令2016128助记信号S3S2CnMOI,CL’CGOTCLP+1WC’RC符S1S0X1X0,CP’LPOBDR,RR,MLDWR’有效电平＊＊＊＊＊＊＊＊０１１＊０００００１００１０１０微地址取址微０００Ｈ００００００００１００００１１１０１１０１０１０指令００１００２ADD003100110111010111010111100标准实用文案Ａ，004000000001000011001101010Ｒi005006MOV007000000001000011101101010A008010001000010001000100010Ri009LDA00A000000000000000000100010addr00B00000000001000100100010000C00DSTA00E000000000001000110001010addr00F010011JMP012100010001000100010001000addr013014SRC015100110011001100110011001016017标准实用文案01AJC01510011001100110011001100101601701A1.6 确定微程序控制方式这阶段设计任务包括设计各微程序入口地址的形成方法和控存的顺序控制（即下地址形成）方法。一、确定微程序入口地址形成方法比较容易的方法是以指令操作马（ 8位）为核心，扩展成 11位的微程序地址即MD10—MD0，这种方法称为”按操作码散转”。如果指令系统仅 8条指令，IR1的为指令操作码，每条指令执行不超过4拍，即微程序可由多至 4条微指令组成，见图 1-2，那么可以按图 1-3形成各微程序首地址，见表 1-3。标准实用文案MPC000H 取指微指令003H007H00BH00FH标准实用文案013H017H------------标准实用文案图1-2控存分布图MD10 MD5 MD4 MD3 MD2 MD1 MD0“0” 17 16 15 “1”图1-3微程序首址形成图表1-3按指令操作码散转指令操作码微程序首址I7I6I5MD10~MD0标准实用文案000003H001007H01000BH01100FH100013H101017H11001BH11101FH二、确定控存的顺序控制方法控存的顺序控制方法即控存的下地址的确定方法：根据FD—CES实验仪提供的微程序控制模块组成原理， 采用计数增量方法。即每段微程序执行过程中 MPC加1记数，指向下一条微指令地址。1.7 编写各指令的微程序根据指令流程和微指令格式仔细地逐条填写微指令各码位。表1-4指令系统和指令执行流指指指令编码节微操作控制信号令令助功记能符标准实用文案拍第一 第二字节 字节I7—I0指指指令编码节微操作控制信号令令助功记能符拍取T0(PC)->IAB->OABPCO,BI0,0指微指(M)->ODB->IDB->RC,B2,B3,令IR1CI,GI0,0,0,0(PC)+1->PCP+1,CK(MD)->MPC接数MLD1,(A)->ACTCC,CG0，0ADDA,Ri(A)+(Ri)000a7-(PC)->IAB->OABPCO,BI0,0A00Xa0(M)->ODB->IDBRC,B2,B3,0,0,0,1,1,RiT1->RiWR,A,B1,标准实用文案(PC)+1->PCP+1,CK(A)ACT(ACT)+(Ri)ACn+4CYMOV(I7I6000a7-T1(RI)->BUF->IDB-RR,A,B0,I1,I0,0,A,I5(Ri)1X0a0>IR2CN’,M,S3,1,1,0,1,0Ri)->ARiS2,S1,S0T2(IR1,IR2)->IAB->OI,RI,0,0OABRC,B2,B3,0.0.0,1,1,(M)->OAB->IDB-X0,X1,CA>ALDA(addr)-001a7-T1(PC)->IAB->OABPCO,BI0,0addr>A0Xa0(M)->ODB->IDBRC,B2,B3,0,0,0,a10a9->IR2WR,A,B,1,a8(PC)+1->PCP+1,CKT2(IR1,IR2)->IAB->OABOI,BI,0,0(M)->OAB->IDB-RC,B2,B3,0,0,0,1,1,>AX0,X1,CA标准实用文案MOVdata->000a7-(PC)->IAB->OABPCO,BI0,0Ri,a00Xa0(M)->ODB->IDBRC,B2,B3,0,0,0,1,1,#dataRiT1->RiWR,A,B1,(PC)+1->PCP+1,CKSRC(A)带进位C右00010XT1(PC)->IAB->OABPCO,BI0,0环移一位XX(M)->ODB->IDBRC,B2,B3,0,0,0,->IR1CL1,(PC)+1->PCP+1,CKT2(IR1,IR2)->IABOI0IAB->PCIP1STAA->addr001a7T1(PC)->IAB->OABPCO,BI0,0addr1X0-a0(M)->ODB->IDBRC,B2,B3,0,0,0,1,a9a8->IR2CL(PC)+1->PCP+1,CK标准实用文案JC若CY=1011a7T1(PC)->IAB->OABPCO,BI0,0AddrPC000-a0(M)->IDB->ODBRC,B2,B3,0,0,0,否则PC加a9a8->IR1CL1,1(PC)+1->PCP+1,CKT2(IR1,IR2)->IABOI0IAB->PCIP1JMPJMPaddr011a7T1(PC)->IAB->OABPCO,BI0,0Addr10-a0(M)->IDB->ODBRC,B2,B3,0,0,0,a9a8->IR1CL1,(PC)+1->PCIP+1,CKT2(IR1,IR2)->IABOI0IAB->PCIP11.8 设计实验接线表标准实用文案这张接线表须仔细设计，因为它是组装实验计算机的依据，1）为避免遗漏，应按模块逐个归纳整理，明确个模块中个器件个控制信号的处理方法。2）对于模块中不用的器件，也应有所处理。例如：某实验计算机不使用寄存器堆，但仍需对寄存器堆操作的信号作必要的控制，把读寄存器堆信号RR接“1”（使其无效），以防止实验计算机内数据流受寄存器堆信息干扰。又如：某实验计算机的运算器不使用暂存器TMP，则务必将其输出控制信号OT接“1”（使其无效），以防止实验计算机内数据信息混乱。再如：某实验计算机无停机指令，则应把运行触发器数据输入信号DR接“1”或将该触发器接数脉冲信号 RCP接“1”，以防止实验计算机运行中意外停机。3）尽量减少外接器件，以降低实验计算机成本、节省接线时间、提高实验计算机可靠性。以下是该实验计算机组装接线表。①运算器模块累加器A： X0——M16X1——M17CA——фSR、SL：不用累加器暂存器ACT： CC——ф标准实用文案CG——M5暂存器TMP： CT——“1”OT——“0”算术逻辑单元ALU： Cn——M23M——M22S3——M21S2——M20S1——M19S0——M18输出缓冲器BUFFER： OB——M8进位产生线路： P2、P1、P0：不用SB、SA——“1”CP——M12+ф②寄存器堆模块：RR——“1”WR、A、B：不用③指令部件模块指令寄存器IR1：GI——M4CI——ф指令寄存器IR2：CL——M10+фIR1、IR2输出控制：OI——M11标准实用文案程序计数器PC： P+1——M9CLR——“1”LP——CYCK——фPC输出控制：PCO——M9④内存模块：RC——M14+фWC——M15+ф⑤总线缓冲模块：B1——RFB2——M3B3——RF⑥微程序控制模块微程序计数器MPC：MCLR——ROMCLK——POMLD——M1操作码散转控制：MD10-MD4 ——“0”MD3——I7MD2——I6MD1、MD0——“1”微指令寄存器MIR：MIG——M2⑦启停和时序模块：DR——M0标准实用文案RCP——“1”1.9 编写调试程序实验计算机调试程序包括：存取类指令调试程序、传送类指令调试程序、算术逻辑类指令调试程序、跳转类指令调试程序和 I/O设备调试程序等。1.9.1调试存、取及停机指令表1-5调试存、取及停机指令地址指令指令码备注00255005LDA00280（002）=55=>A00602007STA00AA0（A）=55=>00A地址中0080A009HALTFF停机00A00键入首地址005，按LOAD键和连续运行键 STRT，查看00A地址单元内容，应为55H。单拍运行（按 STEP键）过程显示如下所示：标准实用文案P9P8P7P6P5（OAB信息）（ODB信息）0.0.5.8.0.0.0.6.0.2.0.0.2.5.5.0.0.7.A.0.0.0.8.0.A.0.0.A.5.5.0.0.9.F.F.7FFFF 调试加法、右移指令表1-6调试加法、右移指令地址 指令 指令编码 备注003 55标准实用文案00BLDA00280（002）=55=>A00C0200DMOVR0，A44（A）=55=>R000ELDA00388（003）=A9=>A00F03010ADDA，R00055+A9=FE（H）011SRCAC4FE右移一位为7F（H）012STA015A0（A）=7F=>01501315014HALTFF01500结果：（015）=7FH单拍运行（按STEP）过程显示如下所示：标准实用文案P9P8P7P6P5（OAB信息）（ODB信息）0.0.B.8.0.0.0.C.0.2.0.0.2.5.5.0.0.D.4.4.7.F.F.5.5.0.0.E.8.8.0.0.F.0.3.0.0.3.A.9.0.1.0.0.0.7.F.F.F.E.0.1.1.C.4.7.F.F.F.F.0.1.2.A.0.0.1.3.1.5.0.1.5.7.F.0.1.4.F.F.7FFFF表1-7调试减法、左移指令标准实用文案地址指令指令编码备注016LDA0028001702018MOVR0，A44019LDA0038801A0301BSUBA，R00401CRLCAC001DSTA020A001E2001FHALTFF020结果（020）=A8H单拍运行（按STEP键）过程显示如下所示：标准实用文案P9P8P7P6P5（OAB信息）（ODB信息）0.1.6.8.0.0.1.70.2.0.0.2.5.5.0.1.8.4.4.7.F.F.5.5.0.1.9.8.8.0.1.A.0.3.0.0.3.A.9.0.1.B.0.4.7.F.F.5.4.0.1.C.C.0.7.F.F.F.F.0.1.D.A.0.0.1.E.2.0.0.2.0.A.8.0.1.F.F.F.FFFF标准实用文案2.11 编写应用程序用实验计算机指令系统编写实验计算机应用程序：编写测试用的工作程序，并写出内存映像，用二进制表示。然后代码化用 16进制来表示，本次设计的实验计算机的最终目的是 :能够执行双字加法程序;********************DSADD********************;本程序实现双字节有符号数加法。;入口参数：被加数在 SOUH:SOU中，加数在RLTH:RLT中。;出口参数：补码表示的结果在 SOUH:SOU中,若发生溢出则 STATUS:C置1,否则为0。;占用资源：W,STATUS,024H,025H,026H,027H,028H, 一重堆栈。IFNDEF DSADD1#DEFINE DSADD1DSADD MOVF RLTH,WXORWF SOUH,WMOVWF TEMP1MOVF RLT,W标准实用文案ADDWF SOU,FMOVF RLTH,WBTFSC STATUS,CINCFSZ RLTH,WADDWF SOUH,FDONE3 MOVF SOUH,WXORWF TEMP1,W ;检测BIT6有没有向BIT7进位RRF TEMP1,F ;检测BIT7有没有进位XORWF TEMP1,F ;BIT6的进位和BIT7的进位相异或RLF TEMP1,WRETURNENDIF第2章 实验计算机的组装实验计算机的组装，是指 采用TTL器件实验板实施前面设计的实验接线表。FD－CES实验仪提供的TTL器件实验板参见实验指导书。在正式组装前，先检验将要使用的该实验接线板，认清该板信号接线插座上所标准实用文案标符号，检验将要使用的集成电路型号。2.1 器件排列把要用的集成电路等元器件按功能相对集中地排列， 同一条面包板上的电路插入方向尽可能一致。2.2 信号连线用红导线将各集成电路“ +5V”连通，用黑导线将各集成电阶”地”连通。根据实验计算机接线图表按不同功能部件逐个连线， 不同模块或不同类型的信号线可用不同颜色的导线，以便查线和改线。2.3 实验接线板安装把实验接线板安装通过接插件可靠地安装到 FD－CES实验仪上并锁定。然后用万能用表电阻档（最好×1档）检查面包板上所插各器件的“+5V”和“地”是否分别和FD－CES的“+5V”和“地”相通，以保证加电后各器件能在正常的电源条件下工作。谨防“+5V”和“地”短路，TTL实验板上的组装接线：RR--------------------MIMIG-------------------GNDMD1---------------------+5VA----------------------I0MD10-----------------GNDMD0---------------------+5VB----------------------I1MD9-------------------GNDP+1----------------------M6标准实用文案B1--------B3---------BFMD8-------------------GNDGI------------------------M7DR--------------------M5MD7------------------GNDCI------------------------ФRCP-------------------ФMD6------------------GNDCK-----------------------ФMLD-----------------M4MD5--------------------I7CLR---------------------+