cadence教程IC设计工具原理课件

IC设计工具原理

（Cadence

第一章IC设计基础集成电路设计就是根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期以保全全局优化，设计出满足要求的集成电路。其最终的输出是掩模版图，通过制版和工艺流片得到所需的集成电路。IC设计基础集成电路制造过程示意图：IC设计基础集成电路设计层次主要包括五个层次：（１）系统级（２）算法级（３）寄存器传输级（RTL级）（４）逻辑级（５）电路级IC设计基础集成电路设计特点：（1）集成电路对设计正确性提出了更为严格的要求。（2）集成电路对外引出端的数目受外形尺寸限制，外形尺寸与封装内芯片的引脚数目不可能同步增加，给芯片的检测带来困难。（3）集成电路的布局、布线等版图设计更加复杂，只有最终生成设计版图，通过制作掩模、流片，才能真正实现集成电路的各种功能。（4）集成电路设计必须采用分层次设计和模块化设计。IC设计基础避免集成电路设计中出现错误措施有：（1）在芯片中设置容错电路，使芯片具有一定的修正功能。（2）借助计算机辅助设计工具（EDA工具）对设计的每个阶段进行反复验证和检查，并对物理因素与电学性能的交织问题进行考虑，以保证设计的正确性。IC设计基础IC设计流程：IC设计基础理想的IC设计：根据设计要求进行系统编译，得到系统性能和功能描述；由系统性能和功能描述直接编译出逻辑和电路描述；再由逻辑和电路描述直接编译出相应的物理版图描述。但由于缺少有效的CAD工具，这种技术迄今难以实现。目前硅编译器是设计自动化程度最高的一种设计技术，可实现算法级或寄存器传输级到掩模版图，但是适用于少数几种高度规则结构的集成电路。IC设计基础典型的实际分层次设计流程：IC设计基础IC设计方法（1）全定制设计（2）半定制设计

通道门阵列法门海法（3）定制设计

标准单元法通用单元法第二章EDA概述电子设计自动化（EDA：ElectronicDesignAutomation）就是利用计算机作为工作平台进行电子自动化设计的一项技术。涵盖内容：系统设计与仿真，电路设计与仿真，印制电路板设计与校正，集成电路版图设计数模混合设计，嵌入式系统设计，软硬件系统协同设计，系统芯片设计，可编程逻辑器件和可编程系统芯片设计，专用集成电路设计等EDA概述高级硬件描述语言的完善和IP（IntellectualProperty）芯核被广泛使用，使得电子系统和设计方式发生了根本性的转变。IP是集成电路知识产权模块的简称，定义为：经过预先设计、预先验证，具有相对独立的功能，可以重复使用在SoC和ASIC中的电路模块。IP分三类：软核IP

固核IP

硬核IPEDA概述硬核IP（HardIP）是经过布局、布线并针对某一特定工艺库优化过的网表或物理级版图，通常是GDSⅡ-Stream的文件形式。优点：在功耗、尺寸方面都作了充分的优化，有很好的预知性。缺点：由于对工艺的依赖性使得其灵活性和可移植性都较差。EDA概述固核IP（FirmIP）是已经基于一般工艺库进行了综合和布局IP核，通常以网表的形式提交客户使用。固核IP在结构、面积以及性能的安排上都已进行了优化。固核IP提供了介于软和IP和硬核IP之间的一个折中方案，比起硬核IP，具有较好的灵活性和可移植性，比起软和IP在性能和面积上有较好的可预知性。EDA概述EDA发展概况：（1）20世纪60、70年代出现计算机辅助设计（CAD）（2）随后出现CAE、CAM、CAT、CAQ。（3）20世纪80年代，初级的具有自动化功能的EDA出现。（4）20世纪90年代，EDA技术渗透到电子设计和集成电路设计各个领域，形成了区别于传统设计的整套设计思想和方法。（5）当前，深亚微米工艺和SoC设计对EDA技术提出更高更苛刻的要求。EDA概述EDA技术特征：（1）硬件采用工作站和PC机。（2）具有IP模块化芯核的设计和可重复利用功能。（3）EDA技术采用高级硬件描述语言描述硬件结构、参数和功能，具有系统级仿真和综合能力。EDA概述EDA工具一般由两部分组成：逻辑工具物理工具物理工具主要实现物理布局布线。逻辑工具基于网表、布尔逻辑、传输时序等概念。该两部分由不同工具承担，利用标准化的网表文件进行数据交换。EDA概述EDA应用于三方面：印制电路板的设计（PCB）可编程数字系统设计（CPLD、FPGA、SOPC）

IC设计（ASIC,Soc）EDA概述设计中采用的输入方法：

数字IC设计：硬件描述语言，状态机，原理图模拟IC设计：图形输入，SIPCE语言输入

PLD设计：HDL语言输入，原理图，状态机，波形输入

PCB设计：原理图输入EDA概述EDA设计方法：（1）行为描述法（2）IP设计与复用技术（3）ASIC设计方法（4）SoC设计方法（5）软硬件协同设计方法

EDA概述IC设计工具按其用途分类：（1）设计输入与仿真工具（Cadence公司的Virtuosocomposer、Verilog-XL、NC-verilog）（2）综合工具（Synopsys公司的DCExpert，Cadence公司的BuilderGates，Magma公司的BlastRTL）（3）布局和布线（CadencePKS和SE-PKS，Synopsys的PhysicalCompiler,Magma公司的BlastFusion）（4）物理版图设计和验证工具（Cadence公司的VirtuosoLayoutEditor，Synopsys公司的ComsSE,Tanner公司的L-edit）（5）模拟电路编辑与仿真（Synopsys公司的HSpice，Cadence公司的SpectreSimulator,Tanner公司的S-edit）EDA概述EDA业界三强：

Cadence，强项为IC版图设计和PCB设计

Synopsys，强项为逻辑综合

MentorGraphics，强项为PCB设计和深亚微米IC设计验证和测试EDA概述Cadence公司简介：成立于1988年，公司总部位于美国加利福尼亚州的SanJose，是全球最大的EDA供应商。产品涵盖领域：包括系统顶层设计与仿真、信号处理、电路设计与仿真、PCB设计与分析、FPGA及ASIC设计以及深亚微米IC设计等。EDA概述CadenceEDA工具分类：

1、板级电路设计系统工具

ConceptHDL原理图设计输入工具

CheckPlusHDL原理图设计规则检查工具

SPECTRAQuestEngineerPCB版图布局规划工具

AllegroExpert专家级PCB版图编辑工具

SPECTRAExpertAutoRouter专家级pcb自动布线工具

SigNoise信噪分析工具

EMControl电磁兼容性检查工具

EDA概述2、逻辑设计与验证工具

Verilog-xl仿真器

LeapfrogVHDL仿真器

AffirmaNCVerilog仿真器

AffirmaNCVHDL仿真器

Verifault-XL故障仿真器

VeriSure代码覆盖率检查工具

EnvisiaBuildGates综合工具

EDA概述3、全定制IC设计工具

VirtuosSchematicComposerAnalogDesignEnvironmentVirtuosLayoutEditorSpectraVirtuosoLayoutSynthesizerAssuradraculaDivaEDA概述Synopsys公司简介：是为全球集成电路设计提供电子设计自动化(EDA)软件工具的主导企业。为全球电子市场提供技术先进的IC设计与验证平台，致力于复杂的芯片上系统(SoCs)的开发。总部设在美国加利福尼亚州MountainView，有超过60家分公司分布在北美、欧洲、日本与亚洲。提供前后端完整IC设计方案的领先EDA工具供应商。是EDA历史上第一次由一家EDA公司集成了业界最好的前端和后端设计工具。

EDA概述Sysnopsys公司主要产品

Apollo-II（为SoC设计服务的布局布线系统）Hercules（层次化的物理验证）PrimeTime（全芯片，门级静态时序分析）Saber（混合信号、混合技术仿真器）SaberDesigner（简单易用、交互能力强的设计工具）VCS（先进的RTL及门级验证平台）Vera（为功能验证提供测试向量自动生成）Cosmos-Scope（图形化波形分析仪）CosmosLE（自动化的版图全定制）ComosSE（全定制的自动化仿真环境）HSPICE（高精度电路仿真）NanoSim（存储器和混合信号验证）

EDA概述MentorGraphics公司简介：

MentorGraphics公司成立于1981年，总部位于美国俄勒冈州的Wilsonville。Mentor提供完整的软件和硬件设计解决方案。EDA概述

Mentor公司的主要产品

MentorDFT（深亚微米集成电路的设计测试）Calibreproductsuite（深亚微米集成电路的版图验证）ModelSim，Eldo，MentorGraphics（深亚微米集成电路的系统设计仿真）BlastRTL（高容量，快速的逻辑综合器和静态时序分析模块）BlastFusion（完整的从门级网表到芯片的物理设计系统）第三章Cdence的系统组织结构大多数Cadence工具使用同样的库模型，库结构按目录结构组织数据，这利于不同工具之间的数据交互和一致操作。物理组织逻辑组织目录库子目录单元子目录视图系统组织结构DDMS（DesignDataManagementSystem）DDMS物理路径Path/lib/cell_1/layout_3.0逻辑名称{cell_1layout3.0}Library.lib

系统组织结构TermsandDefinitions库（library）：特定工艺相关的单元集合单元（cell）：构成系统或芯片模块的设计对象视图（view）：单元的一种预定义类型的表示CIW：命令解释窗口属性（attributes）：预定义的名称-值对的集合搜索路径（searchpath）：指向当前工作目录和工作库的指针系统启动环境设置1.cshrc文件设置.cshrc文件中指定Cadence软件和licence文件所在的路径

2.cdsenv文件设置

.cdsenv文件包含了Cadence软件的一些初始设置，该文件用SKILL语言写，Cadence可直接执行3.cdsinit文件设置系统启动5工艺文件（technologyfile)

技术文件包含了设计必需的很多信息，对设计，尤其是版图设计很重要。它包含层的定义，符号化器件定义，几何、物理、电学设计规则，以及一些针对特定Cadence工具的规则定义，如自动布局布线的规则，版图转换成GDSII时所使用层号的定义。6显示文件（display.drf）系统启动系统启动1前端启动命令命令规模功能icdes基本数字模拟设计输入icdssicde加数字设计环境icmsm前端模拟、混合、微波设计iccaxl前端设计加布局规划系统启动2版图工具启动命令命令规模功能layouts基本版图设计（具有交互DRC功能）layoutPlusm基本版图设计（具有自动化设计工具和交互验证工具）系统启动3系统级启动命令命令规模功能swbsPcb设计msfbl混合型号IC设计icfbxl前端到后端大多数工具系统启动

系统启动

CommandInterpreterWindow（CIW）Log文件菜单栏窗口号输出域命令提示行输入域鼠标按钮提示帮助系统两种方式寻求帮助1openbook

在UNIX提示符下输入命令openbook:host>openbook&2工具在线帮助

每个工具右上角的“help”菜单

第四章模拟IC设计环境ADEADE环境下可以：选择仿真器选择仿真类型设置设计变量提取网表运行仿真快速改变仿真设置并重新运行仿真在波形显示器中显示仿真波形用波形表达式评估仿真结果进行其他仿真，如Corners,MonteCarlo,etc

SchematicComposorSchematicComposorSchematicComposor新建一个CellviewIntheCIWorLibraryManager,selectSchematicComposor添加器件SelectAdd-instancetodisplaytheAddInstanceformSchematicComposor添加连线并给连线命名SelectAdd-WireorpressitoaddwiresforinstancesSelectAdd-WirenametodisplaytheviewofaddwirenameSchematicComposor添加管脚SelectAdd-pinorpressp

每一个管脚都有确定的名字和方向（input，output，orinputoutput）。

管脚有三种类型：

SchematicpinsSymbolpinsOffsheetpinsSchematicComposor添加激励源Sourceandgroundcellsareintheanalogliblibrary.SchematicComposor电路检查Pressthebuttonofcheckandsave.在电路检查过程中会执行以下的程序：UpdateConnectivitySchematicRulesCheckLogicalchecksPhysicalChecksNamechecksCross-ViewCheckerExecuteCheck-RulesSetuptoeditthecheckingrulesAnalogSimulation模拟仿真流程：AnalogSimulation启动仿真环境SelectTools-AnalogEnvironmentfromtheschematicmenubanner,orselectTools-AnalogEnvironment–SimulationfromtheCIWAnalogSimulation设置仿真器Select–Simulator/Directory/HostAnalogSimulation设置模型文件Selectthemodelfilesinsimulationwindow,SelectSetup-ModelLibrariesAnalogSimulation设置设计变量SelectVariables-EditorclicktheEditVariablesiconAnalogSimulation设置仿真类型SelectAnalyses-ChooseorclicktheChooseAnaysesiconAnalogSimulation选择信号输出Select:Output-ToBePlotted-SelectOnSchematicAnalogSimulation提取网表AnalogSimulation运行仿真SelectSimulation-RunorSelecttheRuniconontherightsideofthesimulationwindowSimulationResultsDisplayTools波形显示工具用于显示仿真数据，Cadence中波形显示及相关工具包括：WaveScanWaveformWindow（AWD）WaveformCalculator（WaveScan&AWD）ResultsBrowserSnapshotToolAnnotatingComponentDisplaySimulationResultsDisplayTools波形显示工具选择：

AccessiblefromtheSession-OptionscommandwindowinADEtoswitchbetweenAWDandWavescanSimulationResultsDisplayToolsTheWaveScanResultsBrowser

SelectTools-ResultsBrowserfromADESimulationResultsDisplayToolsCalculatorinWaveScanSimulationResultsDisplayToolsTheWaveformWindow(AWD)SKILLandOCEANSKILL是DFⅡ和ADE环境的基本描述语言。OCEAN命令语言是基于SKILL语言的，并且很多SKILL和OCEAN命令是相似而且可以互换的。SKILLandOCEANSKILL语言是一种基于图形界面的程序语言。DFⅡ和ADE环境下大多数的特征和应用都是用SKILL代码描述的。ADE环境及相关工具可以通过使用SKILL语言定制化。SKILL语言是OCEAN命令语言的基础。SKILLandOCEAN执行SKILL命令和程序的方法：（1）CIW窗口的命令行接收SKILL命令。（2）CIW窗口的命令行可以执行SKILL程序（3）Waveform计算器的输入行可以执行由SKILL语言描述的算术运算表达式。第五章版图设计工具－VirtuosoLEVirtuosoLayoutEditor－版图编辑大师

Cadence最精华的部分在哪里VirtuosoLayoutEditor界面漂亮友好功能强大完备操作方便高效版图设计工具－VirtuosoLE目标理解LayoutEditor环境学会如何使用LayoutEditor学会运行交互DRC&LVS学会将设计转为Streamformat学会定制版图编辑环境版图设计工具－VirtuosoLE单元设计具体流程VirtuosoLE使用介绍第一步：建库执行：CIW－>Tools－>LibraryManager…LM－>File－>New－>Library…

VirtuosoLE使用介绍第二步：指定工艺文件VirtuosoLE使用介绍第三步：建立版图单元执行：LM－>File－>New－>CellView…

VirtuosoLE使用介绍第四步：打开版图单元执行：CIW－>File－>Open…

选择库选择视图选择单元版图设计工具－VirtuosoLE版图编辑环境版图设计工具－VirtuosoLEVirtuosoLayoutEditing版图设计工具－VirtuosoLELSW-层选择窗口版图设计工具－VirtuosoLE设置有效Drawing层

执行：LSW－>Edit－>SetValidLayers…

版图设计工具－VirtuosoLEDisplayResourceEditor版图设计工具－VirtuosoLELayersanddisplay.drf版图设计工具－VirtuosoLESetDisplayOptions版图设计工具－VirtuosoLESetEditorOptions版图设计工具－VirtuosoLE鼠标用法版图设计工具－VirtuosoLE工艺文件流图版图设计工具－VirtuosoLETechnologyFile命令版图设计工具－VirtuosoLE主要编辑命令Undo－取消Redo－恢复Move－移动Copy－复制Stretch－拉伸Delete－删除Merge－合并Search－搜索编辑命令非常友好，先点击命令，然后对目标图形进行操作版图设计工具－VirtuosoLE主要创建命令Rectangle－矩形Polygon－多边形Path－互联Label－标签Instance－例元Contact－通孔现在LSW中选中层，然后点击创建命令，在画相应图形绘制反相器版图INVExample

首先回顾一下CMOS反相器制作流程：Stage1:NwellPwell绘制反相器版图Stage2:PdiffusionNdiffusion绘制反相器版图Stage3:Polygate绘制反相器版图Stage4:P+implantN+implant

绘制反相器版图Stage5:contact绘制反相器版图Stage6:Metal1绘制反相器版图Stage7:via绘制反相器版图Stage8:Metal2绘制反相器版图

版图编辑工具使用器件加工工艺流程OK！！！绘制反相器版图1绘制反相器版图2绘制反相器版图3绘制反相器版图4绘制反相器版图5绘制反相器版图6绘制反相器版图7绘制反相器版图8绘制反相器版图9VirtuosoLayoutEditor

现在，你已经掌握版图编辑大师的基本操作，通过上机实验巩固和提高！设计流程

版图验证版图验证的必要性？确保版图绘制满足设计规则确保版图与实际电路图一致确保版图没有违反电气规则可供参数提取以便进行后模拟版图验证IC后端流程图:Cadence版图验证工具Diva

Diva是Cadence的版图编辑大师Virtuoso集成的交互式版图验证工具，具有使用方便、操作快捷的特点，非常适合中小规模单元的版图验证。

Dracula

Dracula（吸血鬼）是Cadence的一个独立的版图验证工具，按批处理方式工作，功能十分强大，目前是完整芯片验证的标准。版图验证工具－DIVA

Diva－DesignInteractiveVerificationAutomation

DIVA是Cadence软件中的验证工具集，用它可以找出并纠正设计中的错误.它除了可以处理物理版图和准备好的电气数据，从而进行版图和线路图的对查（LVS）外。还可以在设计的初期就进行版图检查，尽早发现错误并互动地把错误显示出来，有利于及时发现错误所在，易于纠正。

版图验证工具－DIVA

Diva工具集组成:1.设计规则检查（iDRC）2.版图寄生参数提取（iLPE）3.寄生电阻提取（iPRE）4.电气规则检查（iERC）5.版图与电路图一致比较（iLVS）版图验证工具－DIVARemark:Diva中各个组件之间是互相联系的，有时候一个组件的执行要依赖另一个组件先执行。例如：要执行LVS就先要执行DRC。

运行Diva之前，要准备好规则验证文件，这些文件有默认名称：做DRC时的文件应以divaDRC.rul命名，版图提取文件以divaEXT.rul命名。做LVS时规则文件应以divaLVS.rul命名。版图验证工具－DIVADIVA功能DRCExtractorERCLVS版图验证工具－DIVADRC:对IC版图做几何空间检查，以确保线路能够被特定加工工艺实现。ERC:检查电源、地的短路，悬空器件和节点等电气特性。LVS:将版图与电路原理图做对比，以检查电路的连接，与MOS的长宽值是否匹配。LPE:从版图数据库提取电气参数（如MOS的W、L值

BJT、二极管的面积，周长，结点寄生电容等）并以Hspice网表方式表示电路。

版图验证工具－DIVADIVA工具流程版图验证工具－DIVADesignRuleChecking版图验证工具－DIVADRC界面版图验证工具－DIVACheckingMethod指的是要检查的版图的类型:Flat

表示检查版图中所有的图形，对子版图块不检查。Hierarchical利用层次之间的结构关系和模式识别优化，检查电路中每个单元块内部是否正确。hierw/ooptimization利用层次之间的结构关系而不用模式识别优化，来检查电路中每个单元块。CheckingLimit可以选择检查哪一部分的版图:Full表示查整个版图Incremental查自从上一次DRC检查以来，改变的版图。byarea是指在指定区域进行DRC检查。一般版图较大时，可以分块检查。

版图验证工具－DIVASwitchNames在DRC文件中，我们设置的switch在这里都会出现。这个选项可以方便我们对版图文件进行分类检查。这在大规模的电路检查中非常重要。EchoCommands

选上时在执行DRC的同时在CIW窗口中显示DRC文件。RulesFile

指明DRC规则文件的名称，默认为divaDRC.rulRulesLibrary

这里选定规则文件在哪个库里。Machine

指明在哪台机器上运行DRC命令。local

表示在本机上运行。对于我们来说，是在本机运行的，选local。remote

表示在远程机器上运行。RemoteMachineName

远程机器的名字。

版图验证工具－DIVA

Diva查错:错误在版图文件中会高亮显示，很容易观察到。另外也可以选择Verify-Markers-Find菜单来帮助找错。单击菜单后会弹出一个窗口，在这个窗口中单击apply就可以显示第一个错误。同样，可以选择Verify-Markers-Explain来看错误的原因提示。选中该菜单后，用鼠标在版图上出错了的地方单击就可以了。也可以选择Verify-Markers-Delete把这些错误提示删除。

版图验证工具－DIVA

版图验证工具－DIVA分析错误（Explain）版图验证工具－DIVA

版图验证工具－DIVAExtractor版图验证工具－DIVAExtractor功能提取器件和互联信息用于ERC或LVS提取网表提取有寄生参数的版图网表用于模拟提取层次FlatHierarchicalMicro版图验证工具－DIVAExtractor界面版图验证工具－DIVA

版图验证工具－DIVALVS版图验证工具－DIVA

LVS版图验证工具－DIVA

LVSCheck版图验证工具－DraculaDracula（吸血鬼）是

Cadence的一个独立的版图验证工具，它采用批处理的工作方式。Dracula功能强大，目前被认为布局验证的标准，几乎全世界所有的

IC公司都拿它作

sigh-off的凭据。特别是对整个芯片版图的最后验证，一定要交由

Dracula处理。

版图验证工具－DraculaBasicsofDraculaVerication版图验证与工艺相关-需要工艺信息数据库版图验证输入-版图数据(GDSII格式);网表信息(用于LVS);工艺相关信息验证方式-IncrementalVSFullchipHierarchicalVSFlattenOnlineVSoffline版图验证工具－DraculaDracula主要功能:

1．设计规则检查－DRC*2．电气规则检查－ERC3．版图&原理图一致性检查－LVS*4．版图参数提取－LPE5．寄生电阻提取－PRE版图验证工具－DraculaDracula的处理流程版图验证工具－DraculaHowtoUseDraculaTool创建/获取命令文件;填充设计数据信息;编译命令文件;提交执行文件;查询验证结果报表并修改错误;版图验证工具－Dracula版图－>GDSII格式转换

WHY：Dracula处理对象是GDSII文件操作步骤：执行：CIW－>File－>Export－>Stream…弹出如下窗口：版图验证工具－Dracula

运行目录输出文件名Whatisthis?版图验证工具－Dracula

Itisthis,thetwounitsshouldbeconsistent!Thesetwoitemsshouldbechangedaccordingtoyourd