集成电路的制作工艺和质量检测

集成电路的制作工艺和质量检测我们在日常工作中有接触的是以硅平面为工艺基础的半导体集成电路。其制造过程大体可分为三个阶段。第一阶段：加工制作集成电路用的基片。第二阶段：是在基片上按平面工艺流程制作集成电路所需的元器件及其相互连线。第三阶段：将制成的集成电路基片经过初测，筛选，划片，分成一块一块的集成电路芯片。然后将合格的芯片烧结在管座上，焊上引线，再封装，老化，总测，分档等工序，成为产品。我们公司主要做第二阶段。集成芯片制作的基本工艺按照硅平面工艺，集成电路芯片的各个元器件及其相互间的连线都是在统一的工艺流程中，一步步制成。而这一流程是右一些基本工艺按制作晶体管的顺序编制而成。外延生长工艺：一般是指在一块衬底上生长一层导体单晶或多晶硅。它是实现元气件相互隔离的一道重要工序，同时解决了高频晶体管C结击穿电压与集电区体电阻对材料电阻率要求的矛盾。氧化工艺：是要在硅表面生成二氧化硅作为介质。它可以扩散时对杂质起掩蔽作用。起绝缘作用，如元器件之间隔绝的绝缘层。对集成芯片上元器件的表面起保护作用等。光刻工艺：是一种微细的加工工艺。其利用光敏抗蚀层的光化学反应和蚀刻技术可以在二氧化硅薄膜上精确地刻制出所需要的扩散图形以及元器件相互连接的布线图形。随着集成电路的不断提高，要求芯片上元器件的尺寸越来越小，这样对光刻工艺提出了更高的要求。目前发展的超微细加工技术，从光源，曝光方式，感光胶配方，蚀刻方法等诸多方面做了大量改进，从而使最小线宽达到了亚微米的水平。扩散工艺：就是在高温下将杂质原子掺入硅片表层，形成不同电阻率的杂质半导体。根据集成电路图，在规定的区域并选定适当的杂质进行扩散，就可制成隔离PN结、二极管、三极管、及扩散电阻等。因此可以说，集成电路的基本结构是通过扩散来实现的。在扩散中为了达到一定的表面杂质浓度和扩散的深度，可以采用恒定源扩散和限定源扩散这两种。相比之下限定源扩散既能控制硅表面浓度，又能控制扩散深度。除了高温扩散外离子注入工艺也是生成杂质半导体的一种扩散方法。目前主要应用于MOS大规模集成电路的制造中。薄膜淀积（金属化）工艺：在集成电路芯片中，当元器件结构形成后，其表面要制备各电极，而且元器件之间要实现规定的电学互连。这些都是通过薄膜淀积工艺光刻来完成的。通常的互连材料有金属铝、铝硅合金、铝铜合金等。目前，在大规模集成电路中还采用钛、锰等难熔金属及其硅化物。当金属沉淀形成薄膜后，经过光刻得到所需要的电极和互连图形。隔离技术：由集成电路中所有元器件制作在同一硅片上，为了避免在电器上相互连通，因而必须使元器件之间实现有效的绝缘隔离，即把硅片分成许多彼此绝缘的区域，这样的区域称为隔离岛，而每个元器件就制作在各自的隔离岛上。形成隔离岛的技术称为隔离技术。集成电路中通常采用的隔离有两种，即PN结和介质隔离。其中，PN结隔离使一种不完善的绝缘隔离，因为PN结在反偏时的漏电流和结电容都会对电路产生寄生影响。特别在高频工作时，这种影响尤为严重。介质隔离是利用二氧化硅作为隔离岛之间的绝缘层，其工艺复杂，成品率低，介质隔离目前仅在高性能集成电路中采用。我的工作内容及意义每层工艺制作再完美都可能有失误的时候，在每层工艺完成都会由质检部门宏观检查。当发现问题后，这种表面的缺陷不一定是当层工艺失误，有可能是下面某一层工艺就有隐患。不赶紧找到问题的话会影响更多的Wafer（芯片）良率。良率过底会被客户退货。这样的话缺席分析（DA）就派上用场了。DA是通过半导体器件进行电性及物理缺陷分析。来找出问题的根源。DA主要有两种分析方法：聚焦离子束显微镜（FIB）、透射电子显微镜（TEM）.我们通过缺陷（defect）的大小或要检查部位的大小来决定做FIB,还是TEM.FIB工作流程：从图1-1来看，本来平整的金属线(MetalLine)现在表面有一个小鼓包(Bubble).这样的Defect有可能是下面任何一层工艺缺陷导致的，或当层工艺没做好。具体要改善哪层工艺，就要做FIB了。首先我们会先在Defect上镀一层钨做保护膜(W-Dep)。在保护膜前面区域抛个坑。然后用电子束轰击也就是切，X方向慢慢向上切，切到defect中心就停下来。当电子束在Defect的剖面扫描时，激发出各种物理信息。这些信息放大，再显示成像，这样我们就可以看到剖面图像。如图1-2示，这样很明显的可以看出是在MetalLine与MetalLine连接层