第3单元触发器

第3单元触发器第一部分任务导入•在数字电路中，经常需要具有记忆功能的单元电路，这种单元电路就称为触发器。

•触发器是数字电路中广泛应用的最基本单元电路，广泛应用于各个领域。•例如，图3-1所示的是用触发器构成的计时电路，该电路中的CD4093（IC2）就是一块2输入四与非门触发器。图3-1由触发器构成的计时电路•图3-2所示为由触发器构成的可调光电路。•该电路中的CD4013（IC1）就是一块双D触发器。图3-2由触发器构成的可调光电路•除了以上两种实际应用外，触发器在数字信号产生、变换、存储、控制等方面的应用也相当广泛。第二部分相关知识

触发器的特点及类型3.1基本RS触发器3.2同步触发器3.3边沿触发器3.4主从触发器3.5触发器的转换3.63.1触发器的特点及类型

3.1.1触发器的特点1．记忆功能•触发器具有两个稳定的状态，在外加信号的触发下，可以从一个稳态翻转为另一个稳态。•这个新的状态在触发信号去掉后，仍然保持着，一直保留到下一次触发信号来到时为止，这就是触发器的记忆功能。•它可以记忆或存储两个信息——“0”或“1”。•触发器及由触发器和门电路组成的时序逻辑电路，如计数器、移位寄存器等，也都有一个共同的工作特点，即电路的输出不仅与当前的输入信号有关，还与电路原来的状态有关。•因此，它们都具有记忆功能。2．触发器由门电路构成•触发器由门电路构成。它有一个或多个输入端，有两个互补输出端，分别用Q和表示。•通常用Q端的状态表示触发器的状态。Q=1，=0称为触发器的1状态，记为Q=1；Q=0，=1称为触发器的0状态，记为Q=0。•这两种状态与二进制数1和0相对应。•在数字系统中，二进制数的存储和记忆都是通过触发器实现的。3.1.2触发器的类型1．根据逻辑功能不同分类•根据逻辑功能不同，触发器可分为RS触发器、D触发器、JK触发器、T触发器及T′触发器等。2．根据触发方式不同分类•根据触发方式不同，触发器可分为电平触发器、边沿触发器及主从触发器等。3．根据电路结构不同分类•根据电路结构不同，触发器可分为基本RS触发器和钟控触发器。4．根据存储数据原理的不同分类

•根据存储数据原理的不同，触发器可分为静态触发器和动态触发器。5．根据构成触发器的基本器件不同分类•根据构成触发器的基本器件不同，触发器可分为双极型触发器和MOS型触发器。

3.2基本RS触发器

3.2.1与非门式基本RS触发器•图3-3（a）所示为由与非门组成的基本RS触发器电路。•该电路由两个与非门交叉耦合组成。•图3-3（b）所示为其逻辑符号。图3-3由两个与非门组成的基本RS触发器

电路及逻辑符号1．和符号说明•

和是两个输入端，表示置1端（置位端），表示置0端（复位端），SD和RD上有逻辑非符号，表示这种触发器必须用低电平加到输入端才能使其翻转。•这种情况被称为低电平触发。2．Q和符号说明•Q和是两个输出端，触发器处于稳定状态时，它们的状态相反。3．其他符号说明•逻辑符号中的小圆圈表示输入低电平有效。•G1和G2是两个相同的与非门电路；a和b分别表示G1和G2与非门的一个输入端。4．与非门式基本RS触发器的原理•根据与非门的逻辑关系，只要有一个输入端为低电平，则输出就是高电平（即有0出1），只有所有的输入端均为高电平时，输出才为低电平（即全1出0）。•依据这一种逻辑关系分析基本RS触发器的工作原理如下。（1）=0，=1•假定所加的输入信号为=0，=1时，根据触发器原来所处的状态，会产生不同的动作。①触发器原来处于0状态。•假定触发器原来处于0状态（规定Q端的状态为触发器状态），即Q=0，=1，按照与非门“有低出高”的功能，会使G2门输出Q=1（即G1门输入a=1），此时G1门两输入均为高电平，按“全高出0”的功能，

=0（即b=0），•于是触发器由原来的0状态翻转为1状态，即使撤除输入信号，因b=0，所以触发器仍会保持G2门输出Q=1和G1门输出=0，即触发器可稳定地保持1状态不变，这就是触发器具有存储（记忆）功能的原因。②触发器原来处于1状态。•假定触发器原来处于1状态（即Q=1，=0），则相应的输入端a=1，b=0，即使输入信号=0，

=1，触发器仍会保持1状态不变。（2）=1，=0

•假定所加的输入信号为=1，=0时，则根据触发器原来所处的状态，会产生不同的动作。①触发器原来处于0状态。•假定触发器原来处于0状态（即Q=0，=1），则G2门翻转输出低电平（即a=0），G1门因“有低出高”，即b=1。•因a=0，由与非门功能得知，无论输入什么信号，都不会改变=1，Q=0的状态。②触发器原来处于1状态。•假定触发器原来处于1状态（即Q=1，0），因交叉相连会使a=1，b=1，当输入信号=1，

=0到来后，G1门翻转，=1，同时b从0变为1，于是G2门翻转Q=0，触发器从1状态变为0状态。（3）=1，=1

•假定输入信号=1，=1，则不难看出，它不会改变与非门的输出状态，所以触发器仍保持原来的状态不变。（4）=0，=0

•假定输入信号=0，=0，则由于都是低电平，两个与非门输出必须都是高电平，即Q==1，但触发器的输出状态必须是一高一低，故这种情况是禁止的。5．基本RS触发器功能描述•为了便于区别，通常将触发器接收输入信号之前的状态称为触发器的现态，用Qn表示；将触发器接收输入信号之后的状态称为触发器的次态，用Qn+1表示。•现态和次态是两个相邻离散时间里触发器输出端的状态，描述触发器的逻辑功能就是要找出触发器的次态与现态及输入信号之间的关系。（1）状态转换真值表•用于描述触发器次态Qn+1与现态Qn及输入信号之间关系的真值表称为状态转换真值表。•图3-1所示基本RS触发器的状态转换真值表如表3-1所示。（2）特性方程•用于表示触发器的次态Qn+1与现态Qn及输入信号之间关系的逻辑表达式称为触发器的特性方程，又称为特征方程或次态方程。•根据表3-1所示的状态转换真值表可列出逻辑表达式为•由于RD、SD同时为0时会出现随机状态，为避免随机状态的出现，需增加约束条件RD+SD=1，故基本RS触发器的特性方程为6．对输入脉冲的要求•由于与非门的输出和输入信号之间有一定的延迟时间tpd（平均延迟时间），故由与非门组成的触发器从触发脉冲输入到翻转为新稳态也必然有一定的延迟时间。•假设两个与非门的平均延迟时间相等，触发原来为0状态，当触发信号到来且，时，经过一个tpd，G2门翻转为1并使a=1，由于与非门G1的两个输入端均为1，从而翻转为0状态，这又延迟了一个tpd，•从输入触发信号到触发器翻转完毕共延迟了两个tpd，所以触发信号的脉冲宽度tW不能小于2tpd，即

tW≥2tpd 只有满足上述条件时才能保证触发器稳定可靠地工作。3.2.2或非门式基本RS触发器1．电路组成•基本RS触发器除了可用两个与非门组成外，也可以用两个或非门组成。•其逻辑电路如图3-4（a）所示。•该电路与图3-3（a）电路的区别主要有以下几个方面。图3-4由或非门构成的基本RS触发器及其逻辑符号①图3-4（a）所示电路采用正脉冲置0或置1的。②图3-4（b）所示电路由或非门构成的基本RS触发器的逻辑符号。•在该图中，输入端引线上无小圆圈，文字符号RD、SD上也不带非号。2．状态转换真值表•由或非门构成的基本RS触发器的工作原理与由与非门构成的基本RS触发器大致相同，在此不再重述。•根据图3-4（a）电路的工作原理可以很容易列出由或非门构成的基本RS触发器的状态转换真值，如表3-2所示。3．特性方程

•根据表3-2所示的状态转换真值表可列出逻辑表达式及约束条件为4．基本RS触发器的主要特点•基本RS触发器的突出优点是结构简单，是构成其他触发器必要的组成部分，主要功能有数码寄存、消抖开关及脉冲变换等；主要缺点是基本RS触发器为电平直接控制方式，即在输入信号存在期间直接控制着触发器输出端的状态，这种控制方式不仅会导致电路的抗干扰能力下降，而且还存在不定状态，即输入信号之间有约束条件，因此不允许将两个输入端连在一起作为计数输入。

3.3同步触发器

3.3.1同步触发器的同步信号•数控装置和计算机电路的动作时间是极短的，一般都是以微秒（10−6s）、毫微秒（10−9s）计算的。•在这样快速动作的情况下，就要求组成数控装置和计算机的所有单元电路必须紧密配合，严格按一定的时间顺序进行工作，才能保证整个数控装置和计算机正常运行。•为了保证数控装置正常稳定地工作，就必须有一个统一的指挥信号，用这个信号去控制各部分电路协调有序地工作。•通常将这一信号称为时钟信号，也称为同步信号，又因为它是以脉冲形式给出的，所以又将其称作时钟同步脉冲，简称时钟脉冲。•有时也用英文缩写字母CP表示，称为CP信号或简称CP。•由于CP信号是严格按时间先后给出的一系列脉冲，每个脉冲的时间间隔是严格相等、准确可靠的，所以在对电路进行分析时，也可以当作时间的基准。3.3.2同步RS触发器1．同步RS触发器电路组成•图3-5是钟控RS触发器的逻辑图和逻辑符号。•它是在基本RS触发器（G1和G2）的基础上，增加了由两个与非门（G3和G4）组成的输入门及一个钟控端CP。•该电路有两个输出端和Q及5个输入端。•但应注意这5个输入端的作用和输入信号的极性。图3-5钟控RS触发器的逻辑图和逻辑符号（1）输入端和•

和端在CP=0时，可直接使触发器置0或置1，下标D表示直接的意思，而符号“−”表示用负向脉冲置位。•

是直接置0端，是直接置1端，一般可在触发器工作之前，采用或进行直接置0或置1。不用时将和端接高电平或悬空。（2）信号输入端R和S•信号输入端R为置0端，S为置1端，因输入信号要通过与非门G3和G4后才作用到基本触发器的输入端，所以输入触发器的脉冲信号应是正向脉冲。（3）钟控端CP•钟控端CP用于输入时钟脉冲，控制输入门的开通和关闭，使输出按一定的节拍随输入信号变化。2．同步RS触发器工作原理•同步RS触发器的工作原理可以从以下几个方面来进行分析说明。（1）CP=0•当CP=0时，G3、G4门被封锁，输出均为1。•此时，不论输入信号R、S如何变化，触发器的状态保持不变。（2）CP=1•当CP=1时，G3、G4门解除封锁，触发器的次态Qn+1取决于输入信号R、S及电路的现态Qn。①

R=S=0。•如果输入端R=S=0，则G3和G4的输出仍等于1，故触发器的状态保持不变。②

R=1，S=0。•如果输入端R=1，S=0，则由于G3门的输入均为1，故G3的输出Q3=0，G1的输入为0，所以不论G1原来的状态如何，其输出一定为1。•对于G4来说，由于S=0，Q4=1，G2门的输入均为1（=1，Q4=1，=1），所以G2的输出Q=0。•当Q=0时，又保证=1时，假如将CP再变为0，则Q3=Q4=1，基本触发器G1=G2将保持0状态。③

R=0，S=1。•如果输入端R=0，S=1，则情况与上相反，由G4的输入均为1，则Q4=0，迫使G2的输出Q=1。•由于Q=1，故G3的输出Q3也是1，又迫使G1输出=0，此时触发器处于1状态。•即使CP再返回到0，由于G1和G2的互锁作用，该状态也会维持下去。④R=S=1。•如果输入端S=R=1，G3和G4的输出均为0，于是G1和G2的输出都为1，但是当CP返回到0时，G3、G4的输出也都返回到1，这时G1、G2的输入均为1，因此它们的输出都向0转化，出现竞争现象。•如果G2先翻转为0，则G1被锁定在1，触发器变为0态。•如果G1先翻转为0，则G2被锁定在1，触发器处于1态，最后的结果难以预料，输出状态不定。（3）逻辑功能真值表•综合以上分析，可写出四与非门钟控RS触发器的逻辑功能真值表，如表3-3所示。（4）逻辑功能特性方程•如果把表3-3所示的逻辑功能用逻辑表达式表示出来，就可得到同步RS触发器的特性方程为为了防止出现R=S=1使触发器输出状态不定，故规定了约束条件R·S=0。3．由与或非门构成的同步RS触发器（1）电路组成•同步RS触发器也可以由与或非门组成，如图3-6所示。•该电路的工作原理与如图3-5（a）所示的同步RS触发器基本相同，读者可自行分析，这里不再重述。图3-6与或非门组成的同步RS触发器（2）电路逻辑功能①

CP=0：R、S被封锁，电路与两个交叉耦合起来的反相器等效，电路将保持原来状态不变。②CP=1：根据与或非门的逻辑特性可知，若：•

R=S=0时，电路将保持原来状态。•

R=1，S=0时，将有Q=0，=1。•

R=0，S=1时，将有Q=1，=0。•

R=S=1时，将出现Q端和端均为低电平情况。•由上分析可见，当CP=1时，电路的次态输出Qn+1与现态Qn及输入R和S三者间的逻辑关系与上述的同步RS触发器相同，故特性方程也完全一样。4．同步RS触发器的特点①存在不定状态，即输入信号之间有约束条件。②存在空翻现象。•在CP=1期间，输入信号的多次变化，导致触发器的状态也随之多次变化，这种现象即为空翻。•由于同步RS触发器存在空翻现象，故仅用于数据锁存，不能用于计数器、寄存器及存储器中。3.3.3同步D触发器1．电路组成•为了避免同步RS触发器出现R、S同时为1的情况，可在输入端R和S之间接入非门G5，如图3-7（a）所示。图3-7同步D触发器逻辑图及逻辑符号•这种单输入的触发器称为D触发器，也称为D锁存器。•图3-7（b）为其逻辑符号。2．工作原理•同步D触发器的工作原理可以从以下几个方面来进行分析说明：（1）CP=0•当CP=0时，G3、G4门被封锁，输出均为1，触发器保持原状态不变，不受D端输入信号的控制。（2）CP=1•当CP=1时，G3、G4门被解除封锁，接收D端信号。①当D=1，=0时，触发器翻转到1状态，即Qn+1=1。②当D=0，=1时，触发器翻转到0状态，即Qn+1=0。•由此可列出同步D触发器的特性真值表（CP=1时），如表3-4所示。•由此可得D触发器的特性方程为

Qn+1=D

3．集成双D触发器CD4013

•CD4013是一种常用的双D触发器，也就是在一个管壳中封装了两个D触发器。•其引脚排列方式和内部功能方框图如图3-8所示。•为了正确地使用D触发器，必须熟悉它的逻辑功能，即应该了解它的逻辑功能真值表，如表3-5所示。•CD4013集成块引脚功能说明如表3-6所示，供使用时参考。图3-8CD4013触发器引脚排列方式和内部功能方框图•从表3-5中可知，CD4013的两个输出端Q和通常是互为反相的，其输出状态受到数据端D、置位端S、复位端R和时钟脉冲CP极性4个条件的控制。•正因为有这些特性，才使得CD4013能够设计出不同形式的电路，灵活地达到控制输出状态的目的。（1）数据传输与锁定功能•在表3-5中，状态序号1～3为数据传输与锁定状态。•在此状态时，R和S端应该接0电位（地）。•当数据端电位为0时，只要等待时钟脉冲的前沿（上升沿）一来到，CD4013的输出端Q就会变为0。•当时钟脉冲的后沿（下降沿）来到时，便呈现锁定状态。•此后，无论数据端上的逻辑电位为何值，Q都保持0电位状态。•同样，当数据端上施加逻辑电位1时，时钟脉冲一来到，Q端便变成1，时钟脉冲退走以后，Q=1的状态便继续保持下去。（2）置位与复位功能•在表3-5中，状态序号4和5为置位与复位状态。•这两种状态通常也称为RS触发功能。•此时不管时钟脉冲加与不加，也不管D端的数据是什么状态，只要S=1、R=0，则Q端必然为1，而当S=0、R=1时，Q端便成为0。•也就是S端和R端此时起着置位与复位的功能。（3）S=R=1•当S和R都等于1时，不论时钟脉冲和D端的数据是什么状态，CD4013的两个输出端Q和都处于逻辑1状态。•这是一种不常使用的状态（即表3-5中的状态序号6）。•但可以用来判断电路的连接是否有故障存在，因为通常是不会给R和S同时加上高电位的。3.3.4同步JK触发器

1．电路组成•同步JK触发器逻辑图如图3-9（a）所示。•图3-9（b）为其逻辑符号。图3-9同步JK触发器逻辑图及其逻辑符号2．工作原理•JK触发器的工作原理可分为以下4种情况来介绍。（1）J=1，K=0•当J=1，K=0时，如果原先触发器的输出是Qn=0，n=1，则下一个CP的正向脉冲到来时，门G4的输入端全部为1（即n=1，J=1，CP=1），则G4的输出为0，而门G3的输入因Qn=0，K=0，而使其输出为1。

•门G4输出的0迫使由门G1、G2构成的基本触发器翻转为1状态，即Qn+1=1，n+1=0。

•如果原先触发器的状态是Qn=1，n=0，在CP脉冲到来时，门G3被K=0封锁，门G4被

n=0封锁，输出状态不变，仍保持Qn+1=Qn=1的状态。•总之，J=1、K=0时，不论钟控脉冲到来之前触发器的状态是Qn=0，还是Qn=1，当CP=1时，输出Qn+1总是1，触发器被置于1状态。（2）J=0，K=1•当J=0，K=1时，如果原先Qn=0、n=1，CP=1时，门G3被Qn=0封锁，门G4被J=0封锁，输出状态不变，仍保持Qn+1=Qn=0。•如果原先Qn=1、n=0，则CP=1时，门G4被n=0封锁输出为1，门G3的输入全部为1（即Qn=1、CP=1、K=1）输出为0。•因此CP脉冲到来后，Qn+1=0。•总之，J=0、K=1时，在CP作用后Qn+1总为0，触发器被置于0状态。（3）J=0，K=0•当J=0，K=0时，门G3和G4均被封锁，即使CP脉冲到来，也不会引起输出状态的变化，触发器保持原状态，即Qn+1=Qn。（4）J=K=1•当J和K均为1时，如原Qn=0、n=1，CP正向脉冲到来，门G4的输入均为1，输出为0，而门G3被Qn=0封锁，输出为1，因此CP到来后，Qn+1变为1。•如果原先Qn=1、n=0，CP到来时，门G3输入端均为1，输出为0，而门G4被n=0封锁，输出为1。•因此CP到来后，Qn+1为0。•综上所述，当J=K=1，在CP作用下，触发器状态总会发生一次翻转。•钟控JK触发器具有保持、置0、置1和翻转功能。•其逻辑功能真值表如表3-7所示。•由此即可得到JK触发器的特性方程为3.3.5T触发器1．电路结构•T触发器是在JK触发器的基础上，将JK触发器的J、K端连接在一起而形成的，如图3-10所示。图3-10T触发器电路结构示意图2．工作原理（1）T=0•当T=0时，相当于J=0，K=0的情况。•当CP作用后，触发器保持原状态不变，即Qn+1=Qn。（2）T=1•当T=1时，相当于J=1，K=1的情况。•当CP作用后，触发器总发生在一次翻转，即Qn+1=n。•综合以上逻辑关系可得T触发器的逻辑功能真值表3-8。•由此可得T触发器的特征方程为3.3.6T′

触发器

•由于当T=1时，Qn+1=n，即每来一个时钟脉冲，触发器就翻转一次，故可以用它来进行计数，T端可以去掉，如图3-11所示。

图3-11T′触发器结构示意图•在计数脉冲（时钟脉冲）的作用下，触发器的状态随着计数脉冲的输入而变换状态，计数脉冲触发后的状态和触发前的状态相反，即

Qn+1=n

这种将T端去掉的电路就叫T′触发器。思考与问题

（1）在两个时钟脉冲之间，同步RS触发器的状态改不改变？（2）JK触发器的功能如何？怎样正确使用？（3）D触发器的功能如何？怎样正确使用？3.4边沿触发器

3.4.1边沿触发器的逻辑符号•边沿触发器逻辑功能、性能表、特性方程等都与相应的同步触发器基本相同，不同的是边沿触发器的状态转换，是在CP时钟脉冲信号的上升沿或下降沿到来时才有效。1．边沿D触发器•图3-12所示为不同边沿D触发器的几种常见的逻辑符号，供识图时参考。图3-12不同边沿D触发器的几种常见的逻辑符号2．边沿JK触发器•图3-13所示为不同边沿JK触发器的几种常见的逻辑符号，供识图时参考。图3-13不同边沿JK触发器的几种常见的逻辑符号•在图3-12与图3-13电路中，CP信号输入端带有小圆圈的，表示下降沿触发方式，不带有小圆圈的，表示上降沿触发方式，符号“∧”表示边沿触发器；为直接置位端；为直接复位信号输入端。3.4.2边沿触发器的工作原理1．电路构成•图3-14是一种典型的维持阻塞D触发器的逻辑电路图。图3-14典型的维持阻塞D触发器的逻辑电路图•图中，D输入端被称为数据输入端（简称D端），RD和SD分别被称为直接置0端和直接置1端，均为低电平有效，即在不作直接置0和置1时，保持为高电平，故分析电路时可暂不考虑RD、SD信号线。2．工作原理（1）D=0•如果CP到来之前D=0，则G3输出一定为1，进而可以推出G6输出为0。•当CP脉冲到来（CP由0变1）时，G3的全部输入变为1，因此G3的输出由1变为0，将触发器置成0状态，即触发器的状态为

Qn+1=0=D

•同时，G3门输出的0电平又反馈到G5的输入端，将G5门封锁，使得在CP=1期间，无论D端输入状态怎样变化都能保持G5输出为1不变，进而保持G3输出的0信号不变。•由于这条反馈线起到了置0维持的作用，所以称其为置0维持线。•另外，由于G5输出的1信号又反馈到G6的输入端，使G6输出为0，进而使G4输出保持为1不变，这就起到了阻止置1的作用，因而称这条反馈线为置1阻塞线。•换句话说，由于置0维持线和置1阻塞线的存在，在CP脉冲到来之前，若D=0，则不论在CP脉冲期间D端输入条件是否发生变化，都将使CP脉冲能够完整地从G3门通过，而不会从G4门漏发窄脉冲，从而保证了触发器置0动作的可靠完成。（2）D=1•如果CP脉冲到来时D=1，则G5门输出为0，G6输出为1。•当CP由0变为1后，由于G4的全部输入均为1，使得G4输出由1变0，将触发器置1，即触发器的状态为

Qn+1=1=D

•同时，G4输出的0信号又反馈到G6门的输入端，维持G6输出为1不变，进而维持G4输出的0状态不变。•由于这条反馈线起到了对触发器置1维持的作用，故称其为置1维持线。•另外，G4输出的0信号又反馈到G3的输入端，封锁G3门，以阻止置0信号的产生，故称这条反馈线为置0阻塞线。•所以，在CP=1期间，D端输入条件的变化只能引起G5输出的变化，但不能通过G3门和G6门去影响触发器的可靠置1转换。•换句话来说，由于置1维持线和置0阻塞线的存在，在CP脉冲到来前D=1时，无论在CP脉冲期间D端输入条件是否发生变化，都能确保CP脉冲完整地通过G4门反相输出，而不会从G3门漏发，从而保证了触发器置1动作的可靠性。（3）工作时间

•维持阻塞D触发器的工作时序图如图3-15所示（为了使图简单，这里假定每级门的时延为零）。•在如图3-15所示的时序图中，触发器原来处于1态（Q=1，=0），D输入为0。图3-15维持阻塞D触发器工作时序图①在第一个CP脉冲上升沿到来时刻（t1时刻），触发器被置为0态（Q=0，=1）。②在t2时刻，尽管D端由0变为1，但由于此时CP脉冲还没有到来（CP=0），所以触发器并不翻转，直到第二个CP脉冲的上升沿到来时（t3时刻），触发器才翻转为1态。③t4、t5时刻表明尽管输入信号D在CP脉冲期间发生了跳变，但触发器并不由此而发生翻转，仍保持CP脉冲前沿到来时被置成的状态不变。（4）边沿触发•由上分析可以看出，维持D触发器是在时钟脉冲上升边沿将D输入端的数据可靠地置入，并且在上升边沿过后的时钟脉冲期间内，D输入值可以随意改变，触发器的输出状态仍以时钟脉冲上升沿时所采样的值为准，故通常称这种触发器为边沿触发的触发器。（5）RD与SD信号线的正确接线•由上所述，RD和SD端可以直接对触发器置0或置1。•但实际上，RD和SD不是仅加到G1和G2门的输入端上。•其原因是：如果仅加到这两个门的输入端上，则只能在CP=0时，直接置1、置0才有效，而在CP=1时，由于G3和G4输出总是相反的，若G3输出为0，则通过SD端直接置1的最后效果将不确定；若G4输出为0，则通过RD端直接置0的最后效果将不确定。•因此，在图3-14所示的维持阻塞D触发器逻辑电路图中，将RD同时加在G1、G4、G5门的输入端，将SD同时加在G2、G6门的输入端。•这样做的目的是无论时钟脉冲为0还是为1，都能有效地通过RD和SD直接置0和置1。（6）功能描述•维持阻塞D触发器的逻辑符号、状态真值表及状态卡诺图如图3-16所示。图3-16维持阻塞D触发器的逻辑符号、状态真值表及状态卡诺图•由状态卡诺图可得维持阻塞D触发器的次态方程为

Qn+1=D

•实际使用的维持阻塞D触发器还可具有几个D输入条件（以3个条件为例），这些D输入条件是与的关系，故此时的状态方程为

Qn+1=D1·D2·D3

3.5主从触发器

3.5.1主从RS触发器1．电路结构•主从RS触发器一般是由两个钟控RS触发器构成的，如图3-17（a）所示。图3-17主从RS触发器逻辑电路和符号•其中，下面的4个与非门（G5～G8）可构成主触发器，上面的4个与非门G1～G4可构成从触发器。•加在主触发器上的时钟脉冲经过G9门反相后再加到从触发器上，即主、从两个触发器所要求的时钟脉冲彼此反相。2．工作原理

（1）CP=1时，=0•此时控制门G7、G8被打开，主触发器接收输入信号，根据同步RS触发器的工作原理可得

此时控制门G3、G4被封锁，显然从触发器将保持状态不变。（2）CP由1跳变到0时，由0跳变到1•在此期间，主触发器把接收的信息锁存起来，并控制从触发器更新状态，即CP下降沿到来时，其内容不仅会被主触发器锁存起来，而且还会被及时地传送给从触发器成为输出信号。•根据钟控RS触发器的工作原理，主从RS触发器的特性方程应为（3）CP=0期间，=1•在此期间，控制门G7、G8被封锁，主触发器保持CP下降沿到来时所锁存的内容，控制门G3、G4被打开，从触发器受主触发器直接控制，两者状态相同，即（4）CP由0跳变到1时，由1跳变到0•在此期间，主触发器接收输入信号，即在R、S的直接驱动下工作。•但输出端Q、不会改变状态，因为从触发器锁存的内容没有改变，还是CP上升沿到来之前主触发器中的信息。•综上所述可知，由于主从RS触发器用了两个同步触发器，把接收和输出两个过程分开了，虽然在CP=1时输入信号就进入了主触发器，但从触发器并不改变状态，只有当CP下降沿到来时，从触发器才会按照主触发器所锁存的信息更新内容，因此在任何时刻，输入信号R、S都不会直接影响Q和端的状态。•主从RS触发器的逻辑符号如图3-17（b）所示。•该逻辑符号中CP端小圆圈的含义是：只有当CP下降沿到来时，触发器才会按照特性方程的规定更新状态。3.5.2主从JK触发器1．电路构成•在主从RS触发器的基础上，将和Q分别引回到门G7、G8的输入端，就构成了没有约束条件的主从JK触发器。•其逻辑图如图3-18（a）所示，逻辑符号如图3-18（b）所示。图3-18主从JK触发器逻辑图及逻辑符号•主从RS触发器R、S之间之所以没有约束条件，原因在于CP=1时，R=S=1会导致主触发器中两个控制门G7、G8的输入全为高电平，输出全为低电平，QM、M端均为1，这是一种不允许出现的状态。

•但是，从主从RS触发器的原理可知，在CP=1时，、Q的值是始终不变的，而且状态互补。•显然，将Q、引回到G7、G8的输入端之后，两个门的输入就再也不会出现同时为全1的情况，故就没有约束问题。2．工作原理

•主从JK触发器电路的工作原理与主从RS触发器基本相同。•主从JK触发器的状态真值表如图3-19（a）所示。图3-19主从JK触发器的状态真值表与卡诺图•根据主从JK触发器的状态真值表列出的状态卡诺图如图3-19（b）所示，由此就可得到主从触发器的特性方程为•在如图3-18（b）所示的主从JK触发器的逻辑符号中，CP端小圆圈表示在CP脉冲的前沿（上升沿）将输入信号接收并暂存在主触发器中，在CP脉冲的后沿（下降沿）才能将主触发器的状态传送到从触发器，并设定输出状态。3.6触发器的转换

3.6.1D触发器转换为RS触发器的方法•根据D触发器的特性方程Qn+1=D和RS触发器的特性方程Qn+1=S+可得到D触发器转换为RS触发器的转换方程