第 7 章－第 7 讲 SICL 逻辑

第七次课系统接口控制逻辑－SICL

系统接口(或称为总线转换桥、南桥)控制逻辑作为系统控制(北桥)逻辑的一个多功能PCI设备，为微型计算机系统中一些必备设备提供接口控制，这些设备主要包括ISA兼容设备(包含定时/计数控制、中断控制、DMA控制、时钟等)、IDE设备、USB设备、SMBus设备等。以下将系统接口控制逻辑简称为SICL。多功能的“PCI至ISA”转换控制逻辑定时/计数功能中断管理功能DMA控制功能IDE接口功能USB主控功能其它系统辅助功能灵活的系统配置功能系统接口控制逻辑典型功能

由于系统接口控制逻辑SICL是一个多功能的PCI设备，因此必须对每种不同功能的配置寄存器组进行适当配置，以配合系统接口控制逻辑各硬件功能，使其协调工作。

系统接口控制逻辑SICL功能配置

其总线编号与第二级总线编号匹配。对于“PCI至ISA/IDE/USB”设备接口，其设备编号为31，对于具有PCI扩展的接口，其设备编号为30。其功能编号则根据不同设备所具有的不同功能而不同，对于设备编号为31的兼容性设备接口，一般规定：功能编号为0对应ISA兼容性设备或模块，如DMA控制器、定时/计数器、中断控制器、实时时钟、电源管理、系统管理SMM等功能编号为1对应IDE控制器功能编号为2对应USB控制器功能编号为3对应系统管理总线SMBus控制器功能编号为4用于保留功能编号为5对应音频控制器功能编号为6对应Modem控制器系统接口控制逻辑都包含了前三种功能，有的还包含了后续的几种功能，甚至更多。系统接口控制逻辑SICL功能配置

SICL将接收到的非0总线编号与其PCI至PCI桥中的第二级总线编号寄存器和下一级总线编号寄存器进行比较，以决定该配置周期是针对第一级(本级)PCI总线还是以后各级PCI总线设备。当接收到的1类配置周期的总线编号与第二级PCI总线编号匹配时，需要进行1类配置周期到0类配置周期的转换。系统接口控制逻辑SICL功能配置

SICL中功能号为0(ISA兼容设备)的PCI配置寄存器典型定义

地址偏移寄存器符号寄存器名称**可访问性地址偏移寄存器符号寄存器名称可访问性00~01VID开发商识别RO*54TCOCTL中断映射控制RR/W02~03DID设备识别RO60~63PIRQRCPCI中断路由选择R/W04~05PCICMDPCI命令寄存器R/W64SERIRQC串行IRQ控制R/W06~07PCISTSPCI状态寄存器RO,R/WC69TOM实际存储器顶端R/W08RID修改标识RO76~77MBDMA主板设备DMA控制R/W09PI编程接口RO90~91PDMACFGPC/PCIDMA配置R/W0ASUBC子类代码(01h)RO92~95DDMABASE分布DMA从基指针R/W0BBCC基类代码(06h)ROB0~B3GENCFG一般性配置R/W0EHDR头标类型ROCBRTCCFG实时时钟配置R/W40~43PMBASEACPI基地址寄存器R/WE0COMCFG串行口译码控制R/W44APICCTLACPI控制寄存器R/WE1FDDCFG软盘并行译码控制R/W4E~4FXBCSX-总线芯片选择R/W其它无未定义或保留

注：不同类型SICL对PCI配置寄存器的分配使用情况可能存在差异。*RO：只读；R/W：可读/可写；R/WC：可读/写清除，写1清除，写0无影响。**对于不同的SICL，根据其包含功能项的多少，所包含配置R的数量可能不等。SICL中功能号为1(IDE控制器)的PCI配置寄存器典型定义

地址偏移寄存器符号寄存器名称可访问性地址偏移寄存器符号寄存器名称可访问性00~01VID开发商识别RO*0EHDR头标类型RO02~03DID设备识别RO20~23BMIBA总线主控器接口基地址R/W04~05PCICMDPCI命令寄存器R/W40~43IDETIMIDE时序配置R/W06~07PCISTSPCI状态寄存器RO,R/WC44SIDETIM从IDE时序配置R/W08RID修改标识RO48UDMACTL超级ATA/33控制R/W0ASUBC子类代码(01h)RO4A~4BUDMATIM超级ATA/33时序配置R/W0BBCC基类代码(01h)RO0DMLT主控器延迟定时器R/W其它无未定义或保留PCI总线主控器IDEI/O寄存器定义(基地址由上述BMIBA决定)

地址偏移寄存器符号寄存器名称可访问性地址偏移寄存器符号寄存器名称可访问性00BMICP总线主控器命令(主)R/W08BMICS总线主控器命令(从)R/W02BMISP总线主控器状态(主)R/W0ABMISS总线主控器状态(从)R/W04~07BMIDTPP总线主控器IDE描述符表指针(主)R/W0C~0FBMIDTPS总线主控器IDE描述符表指针(从)R/WIDE寄存器组占用16个字节，根据基地址BMIBA的不同设置可以浮动于整个64KB的I/O空间，偏移地址00～0F中未列出的用于保留SICL中功能号为2(USB控制器)的PCI配置寄存器典型定义

地址偏移寄存器符号寄存器名称可访问性地址偏移寄存器符号寄存器名称可访问性00~01VID开发商识别RO*0EHDR头标类型RO02~03DID设备识别RO20~23USBBAUSBI/O空间基地址R/W04~05PCICMDPCI命令寄存器R/W3CINTLN中断线配置R/W06~07PCISTSPCI状态寄存器RO,R/WC3DINTPN中断引脚配置R/W08RID修改标识RO60SBRNUM串行总线释放编号配置R/W0ASUBC子类代码

(01h)ROC0~C1LEGSUP后续支持配置R/W0BBCC基类代码

(01h)RO0DMLT主控器延迟定时器R/W其它无未定义或保留PCI总线主控器USBI/O寄存器定义(基地址由上述USBBA决定)

地址偏移寄存器符号寄存器名称可访问性地址偏移寄存器符号寄存器名称可访问性00~01USBCMDUSB命令R/W08~0BFLBASEADD帧列表基地址R/W02~03USBSTSUSB状态R/WC0CSOFMOD起始帧修正R/W04~05USBINTRUSB中断许可R/W10~11PORTSC0端口0状态与控制R/WC06~07FRNUM帧编号R/W12~13PORTSC1端口1状态与控制R/WCIDE寄存器组占用32个字节，根据基地址USBBA的不同设置可以浮动于整个64KB的I/O空间，偏移地址00~1F中未列出的用于保留

SICL为所有访问其内部寄存器的操作提供正确的地址译码，包括PCI配置寄存器、与ISA兼容的I/O寄存器(用于PCI和ISA操作)和所有的重定位I/O空间寄存器(用于IDE、USB、电源管理操作)，同时也为访问ISA/EIO总线设备、BIOS、X总线和诸如电源管理之类的系统事件提供译码。通过PCI总线访问ISA存储器，主要是对低端16MB的地址空间(包括BIOS空间)进行访问。在ISA或DMA访问主存储器时，对位于0－512KB(允许时包括512KB－640KB)或超过1MB以上至实际安装存储器顶端TOM以下位置的所有访问，都将转向PCI总线，TOM值保存在存储器顶端寄存器中。PCI/ISA转换控制-存储器与I/O地址映射

SICL支持1MB的BIOS存储器空间，这包括常规的128KB空间加上额外的384KB(亦称扩展BIOS空间)和512KB的扩展BIOS空间。配置寄存器XBCS(总线编号与第二级总线匹配，设备编号一般为31，功能编号为0，PCI配置偏移地址为4Eh～4Fh)提供对BIOS空间访问的控制，不能分别允许或禁止对128KB空间的低64KB区域和两个扩展的BIOS空间的访问，此外，对整个BIOS空间可以编程以实现写保护。PCI/ISA转换控制-存储器与I/O地址映射

SICL包含了与PCI总线规范完全兼容的PCI主控器和从控器。当SICL作为PCI主控器启动总线周期运行时，与DMA、ISA主控器、总线IDE主控器或USB主控器一样，具有总线主控功能；作为从控器时，SICL接收由PCI主控器启动的用于访问SICL内部寄存器或ISA总线的周期。PCI/ISA转换控制-PCI接口

SICL中包含了完全兼容ISA总线的主控器和从控器，以及一个称为扩展输入/输出(EIO)的子接口。SICL能够在没有外部数据缓冲的前提下直接驱动ISA槽，ISA或EIO在信号上各自独立，无需外部的收发器。ISA或EIO接口提供了字节选择逻辑、支持I/O查找逻辑、等待状态产生逻辑和SYSCLK产生逻辑。PCI/ISA转换控制-ISA/EIO接口

在SICL中的DMA控制逻辑在功能上兼容两个82C37DMA控制器，具有前面关于DMA级连模式下的全部功能。

PCI/ISA转换控制-DMA控制器

在SICL中的中断控制逻辑包含两片级连的8259中断控制器，具有前面关于8259级连模式下的全部功能。

PCI/ISA转换控制-中断控制器

当处理器产生一个中断响应周期时，北桥控制逻辑将该周期转换成一个PCI中断响应周期，并传送到南桥逻辑(即SICL)，再由SICL中的中断控制辅助逻辑将该命令转换为8259内核所需要的两个INTA#脉冲，通过第一个INTA#脉冲锁定所有中断的优先级状态，在第二个INTA#脉冲期间，8259主控器或从控器将基于中断响应代码的中断矢量通过数据总线发送到CPU，这种代码由中断控制器中各自的ICW2高5位(位7～3)和控制器中与中断请求对应的3位编号共同组成。SICL的中断控制逻辑进行中断处理时与前面描述的级连模式下中断处理过程有些不同，主要是引入了PCI中断响应周期到8259中断响应周期的转换。PCI/ISA转换控制-中断控制器

-常规中断控制

SICL进行中断处理的步骤如下：如果一条或多条中断请求线IRQx上升为高电平（边沿触发）或为高电平（电平触发），就设置IRR的相应位。如果采样到的中断请求未被屏蔽，PIC向CPU发低电平有效的INTR。处理器响应中断请求INTR信号，产生一个中断响应周期，再通过北桥控制逻辑将中断响应周期转换为一个PCI中断响应周期。在PCI总线上，当监测属于PCI的中断响应周期后，SICL将其转换为8259内核所需要的中断响应周期(两个锁定的总线周期)，每个总线周期作为级连中断控制器内部INTA#引脚上的中断响应相位而出现；在收到第一个内部所产生的INTA#脉冲后，优先级最高的ISR对应位被置位，IRR的相应位被复位。在第一个INTA＃脉冲有效时的下降沿，主8259通过3根内部专用的总线向从8259发送一个从识别码，通过该识别码，从控器决定是否必须在第二个INTA＃脉冲期间发相应中断矢量。在接收到第二个内部所产生的INTA#脉冲后，PIC返回中断向量。如果此时因中断请求信号持续时间太短,PIC返回主控制器中断矢量7。中断响应周期结束。在AEOI模式，第二个INTA#结束时ISR位被复位，否则ISR位保持置位，直到中断子程序结束时产生EOI命令。至于PIC中各初始化寄存器组和工作寄存器组的设置与前面描述的完全相同。PCI/ISA转换控制-中断控制器PIC

-常规中断控制

在现代微型计算机中，除了具有上述标准的ISA兼容性中断控制器8259外，还包含有高级可编程中断控制器APIC。标准中断控制器主要用于单处理器系统，而高级中断处理器（APIC）既能用于单处理器系统，也能用于多处理器系统。PCI/ISA转换控制-中断控制器

-高级可编程中断控制

管理I/OAPIC在处理中断操作上与8259有很大不同，主要有以下区别：中断传输方式I/OAPIC通过3线总线传输中断，处理中断也无需处理器执行一次中断响应周期。中断优先级I/OAPIC中中断优先级与中断号是独立的，如：中断号为10的优先级能够比中断号为3的更高。更多的中断I/OAPIC一般可支持到24个中断源。多中断控制器用于I/OAPIC的3根中断传输线为总线形式，也就是说在APIC总线上可挂接多个I/OAPIC，I/OAPIC必须通过仲裁获得APIC总线使用权后才能传输中断信息，系统中的每一个I/OAPIC都有自己的中断矢量。PCI/ISA转换控制-中断控制器

-高级可编程中断控制APIC特点PCI/ISA转换控制-中断控制器

-高级可编程中断映射I/OAPIC输入中断说

明中断08259中断中断1ISA中断1中断2ISA中断08254输出计时器0中断3~12ISA中断请求3~7、8、9~12内部转化的中断请求8中断13ISINVERTIIIA中断13内部产生的中断FREE#中断14~15ISA中断14~15来自中断14、15的输入或串行中断请求中断16PCI中断A来自高级中断A的输入或串行中断请求中断17PCI中断B来自高级中断B的输入或串行中断请求中断18PCI中断C来自高级中断C的输入或串行中断请求中断19PCI中断D来自高级中断D的输入或串行中断请求中断20中断请求20可以来自内部模块中断21中断请求21可以来自内部模块中断22中断请求22可以来自内部模块中断23中断请求23可以来自内部模块APIC总线是连接所有I/O设备和各APIC的3根同步总线，其中两根线为APICD[1:0]，用于传输数据，一根为APICCLK，用做同步时钟。I/OAPIC通过一根数据线来仲裁以获得总线使用权。采用优先级旋转方案仲裁APIC总线。只有在APIC上的数据信息正确传送，且无CS和接收错误时，仲裁ID号才改变。PCI/ISA转换控制-中断控制器

-高级可编程中断处理过程系统接口控制逻辑SICL中包含与8254完全兼容的三个可编程定时/计数通道，与过去微型机中引用8253或8253一样，每个计数器的输出都提供了一种关键性的系统功能，计数器0与中断控制器的IR0相接，提供一天中的系统时钟中断、磁盘超时或其它系统所需的时序功能，计数器1产生一次刷新请求信号，计数器2产生扬声器的音调控制，通常采用14.31818MHz的OSC信号作为计数时钟源CLK。

PCI/ISA转换控制-定时/计数器系统接口控制逻辑SICL中的实时时钟RTC模块是一种跟随日期和时间变化进行计时的设备，并兼有报警功能。该模块通过后备电池供电，能够计秒、分、小时、天、月、年及闰年，此外还具有夏令时调整特性。具有三种中断请求：从每秒一次到每月一次的时间报警中断请求，周期从122μs到500ms定时中断请求，修改周期之后的报告中断请求。PCI/ISA转换控制-实时时钟

系统接口控制逻辑SICL中包含有一个从PCI到IDE的高性能接口，该接口充当一个PCI总线主控器控制数据的访问，同时又具有一个IDEDMA从控器的功能，SICL为第一个和第二个IDE连接器或第一个驱动器0和第一个驱动器1的连接器提供了一个接口。SICL可以执行所有的IDE数据传输命令，DMA请求与许可信号、IORDY信号、地址线和数据线都可直接与SICL相连，SICL提供了两组独立的IDE接口信号，以增强其驱动能力。IDE控制器