第 5 章 －第 1 讲 概述 结构 操作 分类

第一次课一、总线技术基本概念现代微型计算机体系结构的发展典型反应在总线结构的变化上，从早期的ISA总线→EISA总线→MCA微通道总线→VUL总线→PCI总线→AGP接口。先给出基本概念，再介绍总线基本结构与功能，最后以当前微型计算机中主要的总线类型——PCI局部总线为例进行详细介绍。所谓总线，就是在模块与模块之间或者设备与设备之间传送信息的一组公用共享信号线。一套总线系统一般由多个通信通道或线路所组成的，每一线路都能够传输代表二进制1和二进制0的电信号。总线传输速率定义为1秒钟内通过总线所能传输的最大字节数，即B/s。总线定义总线传输速率受两个因素影响:决定单次传输时间长短的总线同步时钟周期;总线上用于传输有效信息的线路数(即总线上的数据总线宽度)。受总线上各器件电气参数的影响，总线同步时钟的周期总会受到一定限制，如ISA总线的同步时钟频率为1MHz，而PCI总线的同步时钟频率为33MHz。希望总线上数据线路的条数越多越好，ISA总线为8根，PCI总线为32/64根。

总线传输速率通过总线，可以实现计算机各个部件之间的各类信息传送，这些信息包括地址、数据和控制信息。系统在主控器(模块或设备)的控制下，将发送器(模块或设备)发出的信息准确地传送给某个接收器(模块或设备)，总线的特点在于其分时复用性，即它同时挂接多个模块或设备，而在不同的时间段选择不同的模块或设备进行通信。总线作为其所连模块与设备的共享传输通道，每个模块或设备都通过门电路与总线中相应的信号线相连。总线的基本功能

从总线的功能上分类，总线一般分成三大类，即：地址总线AB、数据总线DB以及控制总线CB。地址总线AB主要完成系统地址信号的传送。地址总线的宽度决定了系统最大存储器寻址空间和I/O端口寻址空间。数据总线DB为总线上所连各模块提供移动数据的通道。控制总线CB最为复杂，其上传输的一般为辅助完成各项操作的控制信号，这包括辅助数据传输、进行总线仲裁、执行中断控制等。总线的基本功能

从逻辑上看：任何标准的总线信号线都可分成三组不同功能的信号线：数据总线、地址总线、控制总线。从物理上看：计算机中连接各部件的系统总线实际上是许多并行的电子线路，这些线路是腐蚀在插卡或主板(称为印刷电路板)上的金属线。总线横贯整个系统中的所有器件，这些器件连接于总线的缝隙之间。二、总线的基本结构总线CPU存储器I/O模块插板总线结构的典型物理实现

传统总线结构图处理器系统总线扩展总线局部总线Cache主存储器局部I/O控制器网络SCSI扩展总线接口调制解调器串口高性能总线结构图处理器系统总线扩展总线局部总线Cache/桥电路主存储器LANSCSI扩展总线接口调制解调器串口高速总线USB图形视频传真在进行总线操作时：如果一个器件或模块希望将数据发送到另一个器件或模块，它必须作两件事情：(1)获取对总线的使用权，(2)然后通过总线传输数据；如果一个器件或模块希望从另一个器件或模块请求数据，也必须作两件事情：(1)获取对总线的使用权；(2)然后通过适当的控制信号线和地址线向其它器件或模块传输一个请求，然后等待被请求的器件或模块发送数据。三、总线的基本操作由于对总线的控制权在同一时刻只能为一个模块所拥有，因此必须由一些关于总线使用权如何分配的仲裁方案。微型计算机中对总线使用权的仲裁有两种方案：集中控制和分散控制。在集中控制方案中，有一个称为总线控制器或仲裁器的简单硬件设备负责分配总线的使用权。在分散控制方案中，并没有一个集中控制器，而是在每个模块中都包含了访问控制逻辑，与模块一起共同控制总线。总线的仲裁总线完成一个数据传输周期，一般由四个阶段组成：1.总线周期请求和仲裁(RequestandArbitration)阶段——需要使用总线的主模块提出请求，由总线使用的仲裁机构确定把下一个传输周期使用权分配给哪一个请求源。2.寻址(Addressing)阶段——取得总线使用权的主模块通过总线发出本次要访问的从模块的存储器地址或I/O端口地址及有关命令，让参与本次传输的从模块开始启动。3.数据传输(DataTransfering)阶段——主模块和从模块进行数据交换，数据由源模块发出，经数据总线传送到目的模块。4.结束(Ending)阶段——主从模块有关信息均从系统总线上撤除，让出总线，以便其它模块能继续使用。总线周期三线菊花链仲裁中，使用三根控制线：①总线请求线BR(BusRequest)；②总线允许线BG(BusGrant)；③总线忙线BB(BusBusy)。连接方式如图5－4所示。各模块为了通过OC门在总线请求线BR和总线忙线BB上分别“线或”。这种结构特点是有一个为低电平，输出即为低电平。实际中一般用低电平作为有效状态。BG线是按从高到低的优先顺序穿越各模块的非连续线：对同一时刻提出总线请求的主控设备进行仲裁，是用BG信号在菊花链路上的传递来实现的，电气上离仲裁器(又称判决器)越近的设备优先级越高，反之优先级越低。“菊花链”仲裁总线总线仲裁器BCLK(总线时钟)C1C2CnBGBRBBBGIN1BGIN2BGINnBGOUT1BGOUT2“菊花链”仲裁这种仲裁方案中没有集中的总线仲裁器，总线允许线BG由最后一个设备又连回到第一个设备而形成循环回路，如图5－6所示。系统中无论哪个主控器被批准访问总线，它就用作下一个总线周期仲裁的仲裁器。任一设备均可被选来首次访问总线，每个设备的优先权决定于它沿总线允许线方向距当前总线控制器的距离远近，离当前总线控制器越远的设备优先级越低。因此，优先级随每个总线周期动态地改变，各个设备在总线上的身份平等，获得总线占用权的机会均等。循环“菊花链”仲裁循环“菊花链”仲裁总线总线仲裁器BCLKC1C2CnBGBRBBLBA1LBA2LBAn也叫独立请求仲裁(IndependentRequestionArbitration)。

每个主控器各有自己独立的BR、BG线并接到总线仲裁器上，相互间没有任何控制关系。总线仲裁器直接识别所有设备的请求，并根据一定的优先级仲裁算法选中一个设备Ci，向它直接发出总线允许信号BGi，被选中的设备模块Ci撤消BRi信号，输出BBi信号，使能BB有效。在该模块占用总线的传输结束后，它把BB信号撤消，仲裁器也相继撤消允许信号BGi，此后仲裁器根据各请求输入的情况，重新仲裁和分配总线控制权。并行仲裁并行仲裁总线总线仲裁器BCLK(总线时钟)C1C2CnBG1BR1BBBG2BR2BGnBRn两个按并行算法构成的主优先级仲裁机构BR1/BG1和BR2/BG2，所有主控器都分别连接在BR1和BR2上，它们对总线控制权的请求首先经并行仲裁机构仲裁，由总线仲裁器决定是BR1所连设备还是BR2所连设备获得总线控制权，然后再使用串链法来决定BR1上的设备C2还是C4，BR2上的设备上C1还是C3应该获得总线的控制权。各并行请求线BR1和BR2的优先级别由仲裁器内部逻辑确定，同一链路上个设备的优先级则由电气离仲裁器的远近来确定。并串行二维仲裁并串行二维仲裁总线仲裁器BCLK(总线时钟)C1C2C4BR1BBC3BR2BG1BG2ININININOUTOUTOUTOUT去下一台设备去下一台设备总线联络(或称握手)技术主要是解决主模块取得总线占用权后，如何在主模块和从模块之间实现可靠的寻址和数据传输的问题，总线联络的具体表现形式就是总线时序。总线联络的作用是控制每个总线操作周期中数据传送的开始和结束，以实现主从模块间的协调和配合，确保数据传送的可靠性。数据联络线必须以某种方式用信号的电压变化来标明整个总线传输周期的开始和结束，以及在整个周期内每个子周期的开始和结束。总线联络的方法通常有四种：同步总线时序；异步总线时序；半同步总线时序；周期分裂式总线时序。总线的联络同步总线时序的控制源只有一个时钟发生器，时钟脉冲的前沿和后沿分别指明一个总线操作周期的开始和结束。总线上的所有模块都是在同一时钟源的控制下步调一致地工作，从而实现整个系统工作的同步。异步总线时序的控制源只有一个时钟发生器，时钟脉冲的前沿和后沿分别指明一个总线操作周期的开始和结束。总线上的所有模块都是在同一时钟源的控制下步调一致地工作，从而实现整个系统工作的同步。半同步总线时序与全互锁异步总线一样具有两个控制信号，一个是由主控模块发出的时钟信号CLK，另一个是由从控模块发出的等待信号WAIT。前者的作用与同步总线中的时钟相同，用以规定各部件动作的时间基准，后者在主控器和从控器双方工作速度不匹配时起自动调节作用。把一个总线读周期分解成两个独立的传输子周期，两个独立子周期之间的空闲时间，总线可让出来给系统中其它主控器使用。在第一个子周期，主控器在获得总线使用权后，将命令、访问对象地址及自己的编号(地址)一起经总线发送给从控器。当通过主、从两个互锁信号的一问一答确认从控器已经收到这些信息后，就立即和总线断开(处于浮空高阻状态)，以便其它主控器使用。从控器将主控器所需要的数据准备就绪时，便象主控器一样申请总线，申请响应后，将主控器的编号、自己的地址及准备好的数据等信息送到系统总线上，供请求数据的主控器接收使用。这就是总线分裂周期的第二个传输子周期。周期分裂式总线时序总线上数据传输的类型地址第1周期数据第2周期地址访问时间地址数据读数据写地址数据读数据写地址数据数据数据地址数据地址数据在同一周期，通过独立的总线信号线由主控制器发出的地址和数据。写操作(非复接)写操作(复接)读操作(非复接)读操作(复接)读－修改－写操作写－然后－读操作块数据传输操作(a)(b)(c)(d)(e)数据根据总线上传输信息类型的不同，将总线分成地址总线AB、数据总线DB、控制总线CB三类。根据总线性能的不同分为XT、ISA、EISA总线标准，PCI总线以及AGP接口标准。将各种性能不同的设备或模块主要按数据吞吐速度进行分类，将高速的设备和模块连接在高性能的总线分级上，将中速的设备或模块连接在性能中等的总线分级上，将速度较慢的设备或模块连接在一般性能的总线分级上，这样充分发挥现有各设备的性能，使计算机的整体性能达到最高。四、总线标准的分类由于需要与前一代微型计算机产品保持兼容，其接口信号均是在前一种总线的基础上进行扩充得到的，主要表现在地址总线、数据总线以及控制总线地等方面的扩充，原XT总线定义了62根信号线，通过一个31孔分A、B两面的连接插槽来实现，符合XT总线标准的接插件可以方便插入，以便对原微型计算机系统进行功能扩充。ISA总线是在62线XT总线的基础上，在XT总线插槽的下方另外增加一个19孔分成C、D两面共38线的总线扩充槽得到。EISA总线则这两个插槽的基础上，对这两个插槽重新设计与定义，在原A、B、C、D面两信号引线之间再增加一路引线，并将触点延伸到原信号触点稍下一点的位置，这样总共有增加了90根信号线。XT、ISA与EISA总线总线接口信号与8088CPU兼容，XT总线具有8根数据线、20根地址线，支持1MB的存储器空间和64KB的I/O寻址空间；支持6级中断IRQ3～7、IRQ9；支持3个DMA传输通道DRQ1～3；支持I/O等待与I/O校验等。首次出现在PC/XT中，主要应用在X86体系结构的微型计算机中。XT总线各自主要特点ISA总线首次出现在PC/AT机中，与80286兼容，具有16位的数据线，支持8位或16位的数据存取；具有24位地址线，可寻址16MB的存储器空间，也支持64KB的I/O端口寻址，支持11级中断IRQ3～7、IRQ9～12、IRQ14～15；支持7个DMA传输通道DRQ0～3、DRQ5～7；支持主从控制；支持I/O等待与校验等。ISA总线在信号定义和物理连接上完全与XT总线兼容。ISA总线各自主要特点EISA总线出现在32位微型计算机中，具有32位的数据线，支持8位、16位或32位的数据存取，支持数据突发传输；地址线与字节使能信号共同作用支持32位寻址，可寻址4GB的存储器空间，也支持64KB的I/O端口寻址，支持11级中断IRQ3～7、IRQ9～12、IRQ14～15；支持高速