回顾第五章ARM及Xscale体系结构课件

回顾第五章ARM及Xscale体系结构5.1RISC与CISC5.2处理器总线结构与ARM总线5.3ARM处理器的存储器层次5.4ARM的I/O与中断处理5.5ARM处理器的寄存器组织5.6ARM处理器CPU组织结构5.7基于JTAG的ARM调试系统5.8ARM系列综述5.7基于JTAG的ARM调试系统JTAG标准ARM的JTAG调试结构2.JTAG边界扫描测试接口IEEE1149标准，由联合测试活动组（JointTestActionGroup）开发的针对PCB标准测试访问接口和边界扫描结构的标准。该标准被扩展到了面向用户对芯片上电路进行测试的接口，因此在VLSI测试中有所应用。边界扫描：应用处理器上的JTAG接口提供驱动与采样设备外部管脚的方法，并且JTAG驱动与处理器核状态无关。3.JTAG边界扫描测试接口结构JTAG接口标准描述了5引脚串行协议，用于数字电路引脚信号电平访问和控制；JTAG结构在系统中的链接。4.JTAG接口结构说明TAP（测试访问端口）管脚五个输入输出管脚TAP控制器用一个同步状态机来控制和访问嵌入在ARM处理器核内部的测试功能电路；同步状态机实现IEEE1149.1规定的测试逻辑电路的工作时序。指令寄存器串行移位寄存器，通过串行输入执行各种操作的指令。测试数据寄存器组一组串行移位寄存器，操作指令被串行装入由当前指令所选择的数据寄存器。6.ARM内核调试通道包含有EmbeddedICE模块的基于ARM的SOC芯片通过JTAG调试端口与宿主ＰＣ相连。通过配置，支持正常的断点、观察点以及处理器和系统状态访问，完成调试。为实时跟踪代码运行过程，ARM提供跟踪宏单元ETM（EmbeddedTraceMicrocell），通过嵌入式实时跟踪系统，实时观察其操作过程，对应用程序调试更全面、客观。EmbeddedICE和ETM构成ARM完整的调试、实时跟踪方案，有效降低了开发成本。7.ARM实时调试系统组织ARM核嵌入式跟踪宏单元EmbeddedICEJTAGTAPJTAG端口Embedded控制器跟踪端口分析器跟踪端口SOC主控系统数据地址控制8.ARM调试系统特点EmbeddedICE模块通过JTAG端口和协议转换器与宿主机连接，可以小的硬件代价得到完全的源代码级调试功能。ETM对实时操作进行调试。在运行时，ETM产生对处理器地址、数据及控制总线的跟踪，来获得CPU的全速操作情况。实时调试将产生大量信息，ETM用数据压缩技术将Trace信息压缩，然后送到片外。10.ARM的JTAG仿真器即ARM的基于JTAG接口的OCD，是通过ARM芯片的JTAG边界扫描口进行调试的设备。通过JTAG口与ARM的CPU进行通信，不使用片上资源，不占用目标系统的I/O端口。仿真更加接近于目标硬件。可通过并口、串口、USB口等于宿主PC通信。JTAG仿真器的连接LPC2210芯片的ARM调试结构5.8ARM系统综述2.ARMCPU发展路线图3.IntelXscale处理器系列3.1第一代：StongARM系列处理器

2001年intel公司的移动芯片产品处理器主频从100—206mhz主要型号有：StrongARMSA110，SA-100开创了高性能移动芯片的先河缺点：功耗过大，主频提升困难3.3IntelPXA系列PXA210：是Intel的入门级准XScale，目标是移动电话应用频率达到了133MHz和200MHz。在2002年就迅速被PXA250取代PXA25x：包括PXA250和PXA255Intel正式第一代XScale处理器；有三种主频选择：200MHz、300MHz和400MHz2003年，版本为C0的PXA250更名为PXA255。主要不同是双总线使数据传输更快，低电压（1.3V400MHz）和回写数据缓存功能。3.4IntelPXA系列（2）PXA26x：时钟主频与上一代PXA25x一样，但PXA260采用了TPBGA封装，这种封装比PXA25x的PBGA封装小了53%。给低电耗、小空间的智能电话和PDA消费群带来了较理想的解决方案。PXA261，PXA262，PXA263在TPBGA封装技术的同时又在CPU中集成了Flash闪存：PXA261集成了16M的16位闪存PXA262集成了32M的16位闪存PXA263集成了32M的32位闪存。

3.5IntelPXA系列（3）PXA27x：PXA270/PXA271/PXA272XScale家族的高端处理器采用0.18制造工艺，融入SpeedStep的CPU动态调节省电技术，加入对无线MMX技术支持，内部也使用了256KSRAM减少电耗和延迟。主频最高将能达到1GPXA270/PXA271/PXA272区别：PXA270可以运行在312MHz,416MHz,520MHz和624MHz，没有包含闪存。PXA271可以运行在312MHz，416MHz，并且包含有32M的16位Flash闪存和32M的16位SDRAM内存。PXA272可以运行在312MHz,416MHz或520MHz，并且包含有64M的32位Flash闪存。4.ARM系列核概述CPU核应用CPU组织存储器组织总线组织实现工艺ARM7TDMIARM710TARM720TARM740T1.3级指令流水2.冯-诺曼结构（统一Cache）3.支持16位Thumb指令集4.主频能达130MIPS性能1.8K统一Cache；2.4路组关联；3.随机替换算法；4.写直达策略5.MMU协处理器（710T/720T）6.存储保护单元（740T）7.写缓冲器AMBA总线接口提供：0.25，0.18，0.13的生产工艺ARM9TDMI（相同工艺下，性能为ARM7TDMI大约2倍）ARM920TARM922TARM940T1.5级指令流水2.Harvard结构（分离Cache）3.支持16位Thumb指令集4.主频能达300MIPS性能5.提供协处理器接口，可支持片上浮点协处理器、DSP处理器等硬件加速；对于920T/922T：1.16KB指令和数据Cache，64路组联分段式CAM-RAM；（920T/922T）2.4KB指令和数据Cache，全相关CAM-RAM（940T）3.伪随机或循环替换策略；4.MMU+写缓冲（920T）5.存储保护单元+写缓冲；（940T）AMBA总线接口提供：0.18，0.15，0.13的生产工艺ARM10TDMI（相同工艺下，性能为ARM9TDMI大约2倍）ARM1020EARM1022EARM1026EJ-S1.6级指令流水2.Harvard结构（分离Cache）3.支持16位Thumb指令集4.主频能达400MIPS性能5.支持DSP指令集（VFP10浮点协处理器）6.并行Load/Store部件1.32K数据和指令Cache，均为64路相联段式CAM-RAM结构；2.Cache的数据总线64位；3.数据Cache采用写回策略；指令Cache只读。4.8+4片写缓冲器；5.MMU；AMBAAHB总线接口兼容提供：0.18，0.15，0.13的生产工艺3.ARM系列核概述（续）CPU核应用CPU组织存储器组织总线组织实现工艺StrongARMSA-1101.5级指令流水2.Harvard结构（分离Cache）3.主频在160~200M时，性能达200~250MIPS；4.低功耗，0.5~1W，1.65~2V工作电压下；1.16K数据和指令Cache，均为32路相联段式CAM-RAM结构；2.数据Cache采用写回策略；指令Cache只读。3.写缓冲器；4.MMU；IntelIX-BUS总线接口提供：0.35，0.28生产工艺XScale（相同工艺下，性能为StrongARM大约2倍）IntelPX250/260系列1.7级指令流水2.Harvard结构（分离Cache）3.动态电源管理，主频可达1G；4.性能最高能达1200MIPS；5.低功耗，1.6W（最高性能下）6.增加MAC和DSP协处理器CP0，提高对多媒体支持。1.数据和指令Cache增加到32KIntelIX-BUS总线提供：0.18，0.13生产工艺TAP控制器的16状态的有限状态机指令寄存器寄存器中的指令码选择专用的测试操作。指令寄存器是一个5位串行移位寄存器。当TAP控制器处于Shift_IR态时，数据通过TDI管脚串行的调入IR。TCK的上升沿控制。IR的最高有效位连接到TDI；最低有效位连接到TDO。在TCK的上升沿，TDI被移位到IR中。边界扫描指令集3个Public指令3