脉冲波形发生器的设计

脉冲波形发生器的设计

一、设计要求、目的1、目的

1、学习数字电路中计数器、译码器、数据选择器、寄存器、分频电路、555定时器、等单元电路的综合运用。

2、熟悉脉冲波形的产生和变换的原理。3、了解简单数字系统实验、调试的方法。2、设计要求

1、用555定时器和阻容元件构成一个多谐振荡器，要求震荡频率为1Hz。

2、用74163构成6分频电路，要求输入时钟为1Hz，输出信号频率为，脉宽与输入时钟相同。

3、利用1、2题的结果，再加8选1数据选择器构成一个序列信号发生器，要求循环产生011010序列码。

4、利用题1产生的时钟，再加74163计数器和74138译码器构成8路脉冲分配器。二、参考元器件

二进制计数器、双向移位寄存器、3-8译码器、555定时器、8选1数据选择器、电阻：10k~100k两个、电容和10uf各一个、门若干

三、方案选择与论证

方案：555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相

连。为了提高定时器的比较电路参考电压的稳定性通常在5脚与地之间接有μf的滤波电容,以消除干扰.电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Ct放电，使电路产生振荡。电容C在1/3VCC和2/3VCC之间充电和放电，其波形如图15—3(b)所示。输出信号的时间参数是T＝twl+tw2，twl＝(R1十R2)C，tw2＝。555电路要求Rl与R2均应大于或等于1KΩ，但R1+R2应小于或等于Ω。

外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。

多谐振荡器

计数器可以对计数脉冲分频，改变计数器的模便可以改变分频比。根据这个原理，可以用集成计数器构成分频比可变的分频器，即可编程分频器.74163是具有同步清零功能的4位二进制同步加计数器.逻辑引脚图中Rd是异步清零端,LD是预制数控制端.ABCD是预制数据输入端,EP和ET是计数使能控制端,它具有同步清零和同步并行预制数功能,在构成六分频电路中我用的是它的同步清零功能.通过利用多个与非门来构成六分频电路.

74151是一种典型的集成电路数据选择器,它有3个地址输入端CBA可选择D0~D7八个数据源,具有两个互补输出端,同相输出端Y和反相输出端W,本次设计实现并行数据到串行数据的转换,电路8选

1数据选择器和1个3位二进制计数器组成,当选择器的数据输入端D0~D7与一个并行的六位数011010相连时,输出端就是一串随时钟节拍变化的数据0-1-1-0-1-0,这种数称谓串行数据.

74138译码器是3线-8线译码器.可以用做数据分配器.功能是把一个数据信号分配到8个不同的通道上去.当它与计数器结合组成脉冲分配器.

综上所述电路图如下:

优点：用555构成的多谐振荡器于555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。所以产生的波形比较稳定，而且其它集成块搭配的都比较合理，都能发会他们的功能。例如数据分配器与计数器就能构成脉冲分配器。

缺点：于实验电路中用到比较多的与非门，所以在信号传递过程中，很容易造成竞争冒险而造成波形的失真从而达不到理想的效果。

方案：

555定时器主要是与电阻、电容构成充放电电路，并两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关的通断.555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Ct放电，使电路产生振荡。电容C在1/3VCC和2/3VCC之间充电和放电，其波形如图15—3(b)所示。输出信号的时间参数是T＝twl+tw2，twl＝(R1十R2)C，tw2＝。555电路要求Rl与R2均应大于或等于1KΩ，但R1+R2应小于或等于Ω。外部元件的稳定性决定了多谐振荡器的稳定性.

计数器可以对计数脉冲分频，改变计数器的模便可以改变分频比。根据这个原理，可以用集成计数器构成分频比可变的分频器，即可编程分频器.74163是具有同步清零功能的4位二进制同步加计数器.逻辑引脚图中Rd是异步清零端,LD是预制数控制端.ABCD是预制数据输入端,EP和ET是计数使能控制端,它具有同步清零和同步并行预制数功能,在构成六分频电路中我用的是它的并行预制数功.通过利用多个与非门来构成六分频电路.

计数型序列信号发生器能产生多组序列信号,这是移位型发生器所没有的功能.计数型序列信号发生器是计数器和组合电路构成的，序列的长度P计数器的模数.首先确定移位寄存器的位数,并画出编码状态图,并找出迁移关系.于序列长度已经知道P=6所以先用74151设计模为6的计数器.再用八选一数据选择器实现序列输出，把计数器的输出端作为数据选择器的地址变量。

74138译码器是3线-8线译码器.可以用做数据分配器.功能是把一个数据信号分配到8个不同的通道上去.当它与计数器结合组成脉冲分配器.

综上所述电路图如下:

优点：555构成的多谐振荡器比较稳定，其次很容易构成想要的进制数。各器件都能充分发挥其功能。不容造成器件功能的冲突。

缺点：相对而言用到比较多的与非门，因为输出序列时用Y输出，当出发信号为高电平时，Y输出低电平，所以必须额外加入与非门。很容易造成波形的失真。而且其间较多对实验电路板的校正也很麻烦。

方案：555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Ct放电，使电路产生振荡。电容C在1/3VCC和2/3VCC之间充电和放电，其波形如图15—3(b)所示。输出信号的时间参数是T＝twl+tw2，twl＝(R1十R2)C，tw2＝。555电路要求Rl与R2均应大于或等于1KΩ，但R1+R2应小于或等于Ω。

外部元件的稳定性决定了多谐振荡器的稳定性。

移位寄存器也可以构成计数器，称为移位型计数器。它有两种结构：环形计数器和扭环形计数器。用移位寄存器可以构成序列信号发生器，其电路结构如下图所示。组合电路从移位寄存器取得信息，产生反馈信号加于S端。74LS194芯片,它有16个引脚。其功能真值表如表5-2所示。

用74LS194构成6频器。

图是74LS194构成的是6频器。工作之前先清零，CP为f=1Kz的连续脉冲。

74151是一种典型的集成电路数据选择器,它有3个地址输入端CBA可选择

D0~D7八个数据源,具有两个互补输出端,同相输出端Y和反相输出端W,本次设计实现并行数据到串行数据的转换,电路8选1数据选择器和1个3位二进制计数器组成,当选择器的数据输入端D0~D7与一个并行的六位数011010相连时,输出端就是一串随时钟节拍变化的数据0-1-1-0-1-0,这种数称谓串行数据.

74138译码器是3线-8线译码器.可以用做数据分配器.功能是把一个数据信号分配到8个不同的通道上去.当它与计数器结合组成脉冲分配器.

综上所述电路图如下:

优点：比较容易实现六分频电路，而且相对来说用的器件与非门比较少。不容易造成竞争冒险。电路结构简单。

缺点：用74194构成的电路中很容易造成数据的丢失，而且在以为过程中如果引脚的高低电平如果输错很容易造成实验的失败。

四:原理框图，总体电路图、布线图以及它们的说明；单元电路设计与计算说明；元器件选择和电路参数计算的说明等。

选择方案因为相对来说方案一用到的器件较简单，种类比较少，在其次方案二用的器件多，器件越多对实现电路功能来说越困难，而且容易失败，方案三用的是74194构成的六分频电路与实验要求不相符，而且移位寄存器很容易造成数据的丢失。综合起来选择方案一。

方案一具体说明如下：

多谐振荡器用于产生1HZ的时钟脉冲，计算公式为F=/[(R1+2R2)C].

于555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。通过调节可以达到预想的效果。

(2)555构成的多谐振荡器产生的1HZ触发脉冲，作为74163的CP触发信号输入，构成六分频电路中我用的是它的同步清零功能.通过利用多个与非门来构成六分频电路.74151的三个数据输入端与74163的三个数据输出端相连接，通过

电路8选1数据选择器和1个3位二进制计数器组成,当选择器的数据输入端D0~D5与一个并行的六位数011010相连时,利用它的反向输出端W输出序列，因为W输出时高电平有效，但是在触发信号低电平时W端口输出高电平，所以给D0~D5赋值时赋相反的数值就能达到预想的效果。

如图所示用555产生的触发脉冲，来作为74163的CP信号来完成74163的计数功能。使得计数从‘000’开始到‘111’结束。这八个数的循环变化来实现74138的脉冲分配功能。来实现8路脉冲分配器。

总的接线图如下：

五、电路调试。对调试中出现的问题进行分析，并说明解决的措施；测试、记录、整理与结果分析。问题分析：在电路调试过程中，于用到较多的集成块。所以总的电路接线图相当复杂，在调试过程中也遇到了不少的困难，因为集成块都是我们自己用电烙铁焊到电路板上的焊点，很容易造成虚焊，所以在调试时，对555调试的相当成功，出现了方波波形通过调节输出为1HZ。在调试六分频电路时遇到了麻烦，输入信号的波形都同预料的一样但是就是没有输出信号，这使得我们一个组的成员都为之发愁，等见到老师时说明情况老师说是可能焊接电路时出现了问题。于是我们把用到的集成块放到试验箱上进行调试一切正常，这说明我们的焊接还不够熟练，容易使集成块烧坏，或者焊不结实，从而给调试带来了很带的困难。以后的几步于都要用到上一步的信号触发所以都无法达到理想的效果，所以我们于时间有限不可能从开始在焊接，所以我们只有在试验箱上进行调试，成功后虽然也有喜悦，但是也有不快，不过我们还是成功了。

实验测试结果与整理如下：

555产生1HZ脉冲，实验图形如下：

用555产生的触发脉冲作为74163的CP信号并与之产生六分频电路。

实验波形如下：

用555产生的1HZ时钟脉冲，再加74163计数器和74138译码器构成8路脉冲分配器。构成的八路脉冲分配器的仿真结果如下：

六、收获体会

本周，我们开始了课程设计，即每个小组一道设计题目，按照实验任务的要求，选择相应的元器件完成设计并制做成实物，满足设计需求。

这次课程设计要求我们熟练掌握数字电子技术，模拟电子技术等相关知识，独立思考完成自己的设计。设计过程中会出现很多问题，比如说元器件的合理使用，电路板的合理布线等等。

通过这次实践我们发现了我们的很多不足：①分工不明确

于本次课程设计需要小组成员合作共同完成设计任务，这就要求我们对小组成员进行合理的分配，使每个小组成员都能发挥其自身的优势。而我们小组于刚开始。对设计无从下手没有对成员合理的分配，造成人力资源的浪费，阻碍了设计进度。

②设计不够完备

于我们自身掌握知识的不足和查阅资料的不完备，没有进行足够的论证就动手安装，造成了一定的安装失误，严重浪费了时间。

③布线不合理

在调试好元器件后，我们没有进行整体规划，就进行了焊接，结果使整个电路板显得有些混乱，复杂，不够美观。

以上这些在实验中发现的问题本是可以避免的，但于我们的不认真导致了失误。

通过这次实践我们巩固了课上学到的知识，提高了我们实际动手的能力，也使我们了解到理论联系实际和团结协作的重要性。也让我们意识到在以后的学习和生活中要始终保持一丝不苟的态度，杜绝马虎的态度

七、

一、设计要求、目的1、目的

1、学习数字电路中计数器、译码器、数据选择器、寄存器、分频电路、555定时器、等单元电路的综合运用。

2、熟悉脉冲波形的产生和变换的原理。3、了解简单数字系统实验、调试的方法。2、设计要求

1、用555定时器和阻容元件构成一个多谐振荡器，要求震荡频率为1Hz。

2、用74163构成6分频电路，要求输入时钟为1Hz，输出信号频率为，脉宽与输入时钟相同。

3、利用1、2题的结果，再加8选1数据选择器构成一个序列信号发生器，要求循环产生011010序列码。

4、利用题1产生的时钟，再加74163计数器和74138译码器构成8路脉冲分配器。二、参考元器件

二进制计数器、双向移位寄存器、3-8译码器、555定时器、8选1数据选择器、电阻：10k~100k两个、电容和10uf各一个、门若干

三、方案选择与论证

方案：555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相

连。为了提高定时器的比较电路参考电压的稳定性通常在5脚与地之间接有μf的滤波电容,以消除干扰.电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Ct放电，使电路产生振荡。电容C在1/3VCC和2/3VCC之间充电和放电，其波形如图15—3(b)所示。输出信号的时间参数是T＝twl+tw2，twl＝(R1十R2)C，tw2＝。555电路要求Rl与R2均应大于或等于1KΩ，但R1+R2应小于或等于Ω。

外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。

多谐振荡器

计数器可以对计数脉冲分频，改变计数器的模便可以改变分频比。根据这个原理，可以用集成计数器构成分频比可变的分频器，即可编程分频器.74163是具有同步清零功能的4位二进制同步加计数器.逻辑引脚图中Rd是异步清零端,LD是预制数控制端.ABCD是预制数据输入端,EP和ET是计数使能控制端,它具有同步清零和同步并行预制数功能,在构成六分频电路中我用的是它的同步清零功能.通过利用多个与非门来构成六分频电路.

74151是一种典型的集成电路数据选择器,它有3个地址输入端CBA可选择D0~D7八个数据源,具有两个互补输出端,同相输出端Y和反相输出端W,本次设计实现并行数据到串行数据的转换,电路8选

1数据选择器和1个3位二进制计数器组成,当选择器的数据输入端D0~D7与一个并行的六位数011010相连时,输出端就是一串随时钟节拍变化的数据0-1-1-0-1-0,这种数称谓串行数据.

74138译码器是3线-8线译码器.可以用做数据分配器.功能是把一个数据信号分配到8个不同的通道上去.当它与计数器结合组成脉冲分配器.

综上所述电路图如下:

优点：用555构成的多谐振荡器于555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。所以产生的波形比较稳定，而且其它集成块搭配的都比较合理，都能发会他们的功能。例如数据分配器与计数器就能构成脉冲分配器。

缺点：于实验电路中用到比较多的与非门，所以在信号传递过程中，很容易造成竞争冒险而造成波形的失真从而达不到理想的效果。

方案：

555定时器主要是与电阻、电容构成充放电电路，并两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关的通断.555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Ct放电，使电路产生振荡。电容C在1/3VCC和2/3VCC之间充电和放电，其波形如图15—3(b)所示。输出信号的时间参数是T＝twl+tw2，twl＝(R1十R2)C，tw2＝。555电路要求Rl与R2均应大于或等于1KΩ，但R1+R2应小于或等于Ω。外部元件的稳定性决定了多谐振荡器的稳定性.

计数器可以对计数脉冲分频，改变计数器的模便可以改变分频比。根据这个原理，可以用集成计数器构成分频比可变的分频器，即可编程分频器.74163是具有同步清零功能的4位二进制同步加计数器.逻辑引脚图中Rd是异步清零端,LD是预制数控制端.ABCD是预制数据输入端,EP和ET是计数使能控制端,它具有同步清零和同步并行预制数功能,在构成六分频电路中我用的是它的并行预制数功.通过利用多个与非门来构成六分频电路.

计数型序列信号发生器能产生多组序列信号,这是移位型发生器所没有的功能.计数型序列信号发生器是计数器和组合电路构成的，序列的长度P计数器的模数.首先确定移位寄存器的位数,并画出编码状态图,并找出迁移关系.于序列长度已经知道P=6所以先用74151设计模为6的计数器.再用八选一数据选择器实现序列输出，把计数器的输出端作为数据选择器的地址变量。

74138译码器是3线-8线译码器.可以用做数据分配器.功能是把一个数据信号分配到8个不同的通道上去.当它与计数器结合组成脉冲分配器.

综上所述电路图如下:

优点：555构成的多谐振荡器比较稳定，其次很容易构成想要的进制数。各器件都能充分发挥其功能。不容造成器件功能的冲突。

缺点：相对而言用到比较多的与非门，因为输出序列时用Y输出，当出发信号为高电平时，Y输出低电平，所以必须额外加入与非门。很容易造成波形的失真。而且其间较多对实验电路板的校正也很麻烦。

方案：555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Ct放电，使电路产生振荡。电容C在1/3VCC和2/3VCC之间充电和放电，其波形如图15—3(b)所示。输出信号的时间参数是T＝twl+tw2，twl＝(R1十R2)C，tw2＝。555电路要求Rl与R2均应大于或等于1KΩ，但R1+R2应小于或等于Ω。

外部元件的稳定性决定了多谐振荡器的稳定性。

移位寄存器也可以构成计数器，称为移位型计数器。它有两种结构：环形计数器和扭环形计数器。用移位寄存器可以构成序列信号发生器，其电路结构如下图所示。组合电路从移位寄存器取得信息，产生反馈信号加于S端。74LS194芯片,它有16个引脚。其功能真值表如表5-2所示。

用74LS194构成6频器。

图是74LS194构成的是6频器。工作之前先清零，CP为f=1Kz的连续脉冲。

74151是一种典型的集成电路数据选择器,它有3个地址输入端CBA可选择

D0~D7八个数据源,具有两个互补输出端,同相输出端Y和反相输出端W,本次设计实现并行数据到串行数据的转换,电路8选1数据选择器和1个3位二进制计数器组成,当选择器的数据输入端D0~D7与一个并行的六位数011010相连时,输出端就是一串随时钟节拍变化的数据0-1-1-0-1-0,这种数称谓串行数据.

74138译码器是3线-8线译码器.可以用做数据分配器.功能是把一个数据信号分配到8个不同的通道上去.当它与计数器结合组成脉冲分配器.

综上所述电路图如下:

优点：比较容易实现六分频电路，而且相对来说用的器件与非门比较少。不容易造成竞争冒险。电路结构简单。

缺点：用74194构成的电路中很容易造成数据的丢失，而且在以为过程中如果引脚的高低电平如果输错很容易造成实验的失败。

四:原理框图，总体电路图、布线图以及它们的说明；单元电路设计与计算说明；元器件选择和电路参数计算的说明等。

选择方案因为相对来说方案一用到的器件较简单，种类比较少，在其次方案二用的器件多，器件越多对实现电路功能来说越困难，而且容易失败，方案三用的是74194构成的六分频电路与实验要求不相符，而且移位寄存器很容易造成数据的丢失。综合起来选择方案一。

方案一具体说明如下：

多谐振荡器用于产生1HZ的时钟脉冲，计算公式为F=/[(R1+2R2)C].

于555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。通过调节可以达到预想的效果。

(2)555构成的多谐振荡器产生的1HZ触发脉冲，作为74163的CP触发信号输入，构成六分频电路中我用的是它的同步清零功能.通过利用多个与非门来构成六分频电路.74151的三个数据输入端与74163的三个数据输出端相连接，通过

电路8选1数据选择器和1个3位二进制计数器组成,当选择器的数据输入端D0~D5与一个并行的六位数011010相连时,利用它的反向输出端W输出序列，因为W输出时高电平有效，但是在触发信号低电平时W端口输出高电平，所以给D0~D5赋值时赋相反的数值就能达到预想的效果。

如图所示用555产生的触发脉冲，来作为74163的CP信号来完成74163的计数功能。使得计数从‘000’开始到‘111’结束。这八个数的循环变化来实现74138的脉冲分配功能。来实现8路脉冲分配器。

总的接线图如下：

五、电路调试。对调试中出现的问题进行分析，并说明解决的措施；测试、记录、整理与结果分析。问题分析：在电路调试过程中，于用到较多的集成块。所以总的电路接线图相当复杂，在调试过程中也遇到了不少的困难，因为集成块都是我们自己用电烙铁焊到电路板上的焊点，很容易造成虚焊，所以在