数字电路贾立新1数字逻辑基础习题解答

自我检测题1．（）=（）=（1A.2）216102．（）=（）1023．（1011111．01101）=（）=（）28104．（）=（）1685．（1011）×（101）=（110111）2226．（486）=（0）=（0）108421BCD余3BCD7．（）=（）8421BCD108．（）=（93）8421BCD109．基本逻辑运算有与、或、非3种。两输入与非门输入为01时，输出为1。两输入或非门输入为01时，输出为0。12．逻辑变量和逻辑函数只有0和1两种取值，而且它们只是表示两种不同的10．11．逻辑状态。13．当变量ABC为100时，AB+BC=0，（A+B）（A+C）=__1__。14．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫真值表。15．用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫逻辑表达式。ABAB可得到ABCABC。17．写出函数Z=ABC+（A+BC）（A+C）的反函数Z=(16．根据代入规则可从()。ABC）（ABCAC）18．逻辑函数表达式F=（A+B）（A+B+C）（AB+CD）+E，则其对偶式F＇=__（AB+ABC+（A+B）（C+D））E。19．已知FA（BC）CD，其对偶式F＇=（ABC）CD。YABCCABDE20．的最简与-或式为Y=ABC。21．函数的最小项表达式为Y=∑m（1,3,9,11,12,13,14,15）。YABBD22．约束项是不会出现的变量取值所对应的最小项，其值总是等于0。23．逻辑函数F（A,B,C）=∏M（1,3,4,6,7），则F（A,B,C）=∑m（0，2，5）。24．VHDL的基本描述语句包括并行语句和顺序语句。25．VHDL的并行语句在结构体中的执行是并行的，其执行方式与语句书写的顺序无关。26．在VHDL的各种并行语句之间，可以用信号来交换信息。27．VHDL的PROCESS（进程）语句是由顺序语句组成的，但其本身却是并行语句。28．VHDL顺序语句只能出现在进程语句内，部是按程序书写的顺序自上而下、一条一条地执行。29．VHDL的数据对象包括常数、变量和信号，它们是用来存放各种类型数据的容器。30．下列各组数中，是6进制的是。A．14752B．62936C．53452D．3748131．已知二进制数，其对应的十进制数为。A．202B．192C．106D．9232．十进制数62对应的十六进制数是。A．（3E）B．（36）C．（38）D．（3D）16161633．和二进制数（）等值的十六进制数是16。2A．（）B．（）C．（）D．（）1634．下列四个数中与十进制数（161616163）不相等的是。10A．（A3）B．（）16C．（0001）D．（1）28421BCD35．下列数中最大数是8。A．（0）B．（12F）C．（301）D．（）102168421BCD36．和八进制数（166）等值的十六进制数和十进制数分别为。8A．76H，118DB．76H，142DC．E6H，230DD．74H，116D37．已知A=（），下列结果正确的是。10A．A=（）B．A=（0A.8）2C．A=（）D．16A=（）8538．表示任意两位无符号十进制数需要位二进制数。A．6B．39．用0、1两个符号对100个信息进则至少需要。A．8位B．7位C．9位D．6位40．相邻两组编码只有一位不同的编码是A．2421BCD码B．8421BCD码C．余3码D．格雷码几种说法中与BCD码的性质不符的是A．一组4位二进制数B．BCD码是一种人为选定的0~9十个数字的代码C．BCD码是一组4位二进制数，D．BCD码有多种42．余3码对应的2421码为。A．B．43．一个四7C．8D．9行编码，。41．下列。组成的码只能表示一位十进制数能表示十六以内的任何一个十进制数10111011C．D．输入端与非门，使其输出为0的输入变量取值组合有种。7D．1输入端或非门，使其输出为1的输入变量取值A．15B．7D．1A．15B．8C．44．一个四组合有种。8C．45．A101101=。A．AB．C．0D．1A46．下列四种类型的逻辑门中，可以用实现与、或、非三种基本运算。A．与门B．或门C．非门D．与非门47．若将一个异或门（设输入端为A、B）当作反相器使用，则A、B端应连接。A．A或B中有一个接高电平；B．A或B中有一个C．A和B并联使用；D．不能实现。48．下列逻辑代数式中值为0的是。接低电平；A．AAB．A1C．A0D．AA49．与逻辑式AABC相等的式子是。A．ABCB．1+BCC．AD．ABC50．下列逻辑等式中不成立的有。A．ABC(AB)(AC)B．ABABAB1C．ABAB1D．AABDABD51．F(ABC)A的最简与-或表达式为。A．F＝AB．FABCBCC．F＝A+B+CD．都不是52．若已知XYYZYZXYY，判断等式(XY)(YZ)(YZ)(XY)Y成立的最简单方法是依据。A．代入规则B．对偶规则C．反演规则D．反演定理53．根据反演规则，逻辑函数FABCD的反函数F=。A．ABCDB．(AB)(CD)C．(AB)(CD)D．ABCD54．逻辑函数FABBC的对偶式F＇=。A．(AB)(BC)B．(AB)(BC)C．ABCD．ABBC55．已知某电路的真值表如表所示，该电路的逻辑表达式为。A．F=CB．F=ABCC．F=AB+CD．都不是表ABC000001010011F0101ABC100101110111F011156．函数F=AB+BC，使F=1的输入ABC组合为。A．ABC=000B．ABC=010C．ABC=101D．ABC=11057．已知FABCCD，下列组合中，可以肯定使F=0。A．A=0,BC=1B．B=1，C=1C．C=1，D=0D．BC=1，D=158．在下列各组变量取值中，能使函数F（A,B,C,D）=∑m（0,1,2,4,6,13）的值为l是。A．1100B．1001C．0110D．111059．以下说法中，是正确的A．一个逻辑函数全部最小项之和恒等于1B．一个逻辑函数全部最大项之和恒等于0C．一个逻辑函数全部最小项之积恒等于1D．一个逻辑函数全部最大项之积恒等于160．标准或-与式是由构成的逻辑表达式。A．与项相或B．最小项相或C．最大项相与D．或项相与61．逻辑函数F(A,B,C)=Σm(0，1，4，6)的最简与非-与非式为。A．FAB•ACB．62．若ABCDEFGH为最小项，邻项个数为。8C．2D．16•FABACC．FAB•ACFAB•ACD．则它有逻辑相A．8B．2863．ABCAD在四变量卡诺图中有个小方格是“1”。A．13B．64．VHDL是在年正式12C．6D．5推出的。A．1983B．1985C．1987D．198965．VHDL的实体部分用来指定设计单元的。Ｂ．输出端口Ｄ．以上均可Ａ．输入端口Ｃ．引脚66．一个实体可以拥有一个或多个。Ａ．设计实体Ｃ．输入Ｂ．结构体Ｄ．输出用声明端口为输入方向。67．在VHDL的端口声明语句中，Ａ．INＣ．INOUT68．在VHDL的端口声明语句中，Ｂ．OUTＤ．BUFFER用声明端口为具有读功能的输出方向。Ａ．INＣ．INOUTＢ．OUTＤ．BUFFER69．在VHDL标识符命名规则中，以开头的标识符是正确的。A．字母B．数字C．字母或数字D．下划线70．在VHDL中，目标信号的赋值符号是。A．=：B．=C．：=D．<=习题1．有人说“五彩缤纷的数字世界全是由‘0、1’及‘与、或、非’组成的。”你如何理解这句话的含义答:任何复杂的数字电路都可由与、或、非门组成。数字电路处理的都是0、1构成的数字信号。2．用4位格雷码表示0、1、2、…、8、9十个数，其中规定用0000四位代码表示数0，试写出三种格雷码表示形式。解：GGGGGGGGGGGG3210321032100000000000000001001001000011011011000010010010000110010110011110011110111111111110101101110111101100110001101000100000103．书中表中列出了多种常见的BCD编码方案。试写出余3循环码的码有何关系解：余3循环码的任何两个相邻码只有一位不同，它和余3码的关系是：设余3码为BBBB，余3循环码为GGGG，可以通过以下规则将余3码转换为余3特点，它与余3主要特点是32103210循环码。（1）如果B和B相同，则G为0，否则为1；010（2）如果B和B相同，则G为0，否则为1；121（3）如果B和B相同，则G为0，否则为1；232（4）G和B相同。334．如果存在某组基本运算,使任意逻辑函数F（X，X，…，X）均可用它们表示，则12n称该组基本运算组成完备集。已知与、或、非三种运算组成完备集，试证明与、异或运算组成完备集。解：将异或门的其中一个输入端接高电平即转化为非门，根据ABAB可知，利用与门和非门可以构成或门，因此，与、异或运算可以实现与、或、非三种运算，从而组成完备集。5．布尔量A、B、C存在下列关系吗（1）已知A+B=A+C，问B=C吗为什么（2）已知AB=AC，问B=C吗为什么（3）已知A+B=A+C且AB=AC，问B=C吗为什么（4）最小项m与m可合并。115116解：（1）×，因为只要A=1，不管B、C为何值，A+B=A+C即成立，没有必要B=C。（2）×，不成立，因为只要A=0，不管B、C为何值，AB=AC即成立，没有必要B=C。（3）√，当A=0时，根据A+B=A+C可得B=C；当A=1时，根据AB=AC可得B=C。（4）×，115=1110011B116=1110100B逻辑不相邻。6．列出逻辑函数YABBC的真值表。解：YABBCABBCAB（BC）ABABCABCABCABCY000000100100011010011011110011107．写出如图所示逻辑电路的与-或表达式，列出真值表。图图解：FAABBABAABBABABABABABF0000111011108．写出如图所示逻辑电路的与-或表达式，列出真值表。解：表达式F(ABAB)(BC)ABABCABCABCABCABC真值表ABCF000000100100011110011011110011109．试用与非门实现逻辑函数L=AB+BC。解：LABBCABBC逻辑电路图10．根据图所示波形图，写出逻辑关系表达式Z=f（A，B，C），并将表达式简化成最简或非-或非表达式和最简与-或-非表达式。图解：根据波形图列出真值表：ABCZ00000011010001111000101011011111利用卡诺图化简得到：ZABACACAB或非-或非表达式ACAB与或非表达式11．用公式法证明：ABBCCAABBCCA解：解法一：YABBCCAABCABCABCABCABCABCm（1，2，3，4，5，6）1YABBCCAABCABCABCABCABCABCm（1，2，3，4，5，6）2∴Y=Y12解法二：YABBCCAABCABCABCABCABCABC1ABCABCABCABCABCABCAB（CC）BC（AA）CA（BB）ABBCCA12．证明不等式ACBCABDBCABACD。解：令YACBCABD1YBCABACD2当D=0时，Y1ACBCAB，YBCABAC2列出函数真值表：AB00110011C01010101YY21000011110101110110111111从真值表可知：Y≠Y1213．已知逻辑函数FABCABCBC，求：最简与-或式、与非-与非式、最小项表达式。解：最简与-或式：FABCABCBCABBC与非-与非式：FABBCABBC最小项之和：FABCABCABC14．已知达式（标准或-与式）。F（A，B，C）=AB+BC，求其最大项之积表解：方法一：先求最小项之和，再求最大项之积。FABCABCABCm（3，6，7）M（0，1，2，4，5）（ABC）（ABC）（ABC）（ABC）（ABC）方法二：直接求。FABBCB（AC）（AB）（AB）（AC）（ABC）（ABC）（ABC）（ABC）（ABC）（ABC）（ABC）（ABC）（ABC）（ABC）（ABC）15．某组合逻辑电路如图所示：（1）写出函数Y的逻辑表达式；（2）将函数Y化为最简与-或式；（3）用与非门画出其简化后的电路。图YABCABCABCABAC解：YABACABAC16．与非门组成的电路如图所示：（1）写出函数Y的逻辑表达式；（2）将函数Y化为最简与-或式；（3）用与非门画出其简化后的电路。图解：，，YBC，YYACYBYBACB11234YYYBBCBC523YYY(ACB)(BC)ACBC645YYDBCD73YYYACBCBCDACBCBCD67ACBCDACBCD17．列出如图所示逻辑电路的真值表。图LABCABC解：1LLABCABCABCABC(ABC)(ABC)(ABC）21真值表ABCL1L2ABCL1L2000000110101100101101111001101010000111018．用公式法化简逻辑函数：（1）FABACBCABCD（2）FABACBCCDD（3）FABACCDBCDBCEBCEBCDFGABCBDBCCDACEBECDEDBEACDCBE（4）FABACBCABCDABACBC解（1）AB（AB）CABABCABCFABACBCCDD（2）ABACBCCDABCABCDABCCD1（3）FABACCDBCDBCEBCEBCDFGABACCDBCBDBCEBCEBCDFG（利用摩根定理）ABACBCCDBCBDBCEBCEBCDFG（包含律逆应用）ABACBCDBDBCEBCEBCDFGACBCDCE（4）YABCBDBCCDACEBECDEBCBDCDACEBECDEBDCDACEBECDEBDCDACEBE19．将以下逻辑函数化简为：（1）最简或-与式；（2）最简或非-或非式。Y(A,B,C,D)(ABD)(ABD)(ABD)(ACD)(ACD)解：（1）求函数Y的对偶式Y'Y'ABDABDABDACD＋ACD（2）化简Y'用公式化简法化简，得Y'ABDABDABDACD＋ACD(ABDABD)(ABDABD)(ACD＋ACD)[配项ABD，结合律]ADABAC[ABABA]（3）求Y'的对偶式(Y')'，即函数YY(Y')'(AD)(AB)(AC)[最简或-与式]再两次求反Y(AD)(AB)(AC))((AB)(AC)[最简或非-或非式]AD20．若两个逻辑变量X、Y同时满足X+Y=1和XY=0，则有XY。利用该公理证明：ABCDABCDABBCCDDA。XABCDABCDYABBCCDDA证：令，∵XY(ABCDABCD)(ABBCCDDA)0XYABCDABCDABBCCDDA且ACDACDABBCCDDA（利用公式AABAB）ACACABBCCDDA（利用公式）AABABACDACDACABBCCD（利用公式ABACBCABAC）ACDACACABBC（利用公式ABABA）DACAABB（利用公式ABAA）CAAB1CB1∴XY，原等式成立。21．试用卡诺图法将逻辑函数化为最简与-或式：（1）F（A，B，C）=∑m（0，1，2，4，5，7）（2）F（A，B，C，D）=∑m（4，5，6，7，8，9，10，11，12，13）（3）F（A，B，C，D）=∑m（0，2，4，5，6，7，12）+∑d（8，10）（4）F（A、B、C、D）=∑m（5、7、13、14）+∑d（3、9、10、11、15）解：（1）（2）FABABBCF(A,B,C)BACAC（3）（4）FA,B,C,DCDABBDFBDAC22．求下面函数表达式的最简与-或表达式和最简与-或-非表达式。F=∑m（0，6，9，10，12，15）+∑d（2，7，8，11，13，14）解：最简与-或表达式FACDBDFACDBDACDBDA(CD)(BD)ABCAD23．求F（A，B，C，D）=∑m（0，1，4，7，9，10，13）+∑d（2，5，8，12，15）的最简与-或式及最简或-与式。解：（1）最简与-或式FCBDBD（2）最简或-与式方法一：根据最简与-或式变换得到：FCBDBDC（BD）（BD）BCDBCDFBCDBCD（BCD）（BCD）方法二：利用卡诺图对0方格画包围圈。F（BCD）（BCD）24．用卡诺图化简逻辑函数YBCDABCDABCD，给定约束条件为：CDCD0。解：YBDAD逻辑函数Y（）25．用卡诺图化简，给定约束条件为：