一种基于DAC来生成差分波形控制功能的电路

精品文档-下载后可编辑一种基于DAC来生成差分波形控制功能的电路

DAC格式是英文DigitalAudioCompress的简称，是北京豪杰纵横网络技术有限公司（以超级解霸的成功开发而闻名），凭借自己多年积累的音频编码技术，独创自然声学模型，开发出的级音频压缩格式，超高音质，并且具有很好的定位能力。传统的音频压缩技术，基于人耳听觉模型，这种理论的依据是在一定的频率附近，大声音压过小声音，从而可以删去小声音；如一声巨响会让你听不到其他声音。事实上，人听不到小的声音，但可以分辨出这个小的声音，细听还是有的。所以DAC创造了自己的自然声学模型，保证了所有声音的分辨感觉。DAC格式具有以下特点：支持AC-3、DTS同别的高质量音频压缩算法；支持频率从22K-1M;支持通道数从1-32通道，包括5.1和7.1;支持16位到32位；每通道独立编码，无干扰、串扰问题；每通道位率为75、100、120、150Kbps等等。

高速DAC，比如模拟器件(AnalogDevices)公司的AD9776/78/79TxDAC系列，能提供差分输出，但对于低端交流电应用或高精度电平设置应用，配备差分转换电路的单端电流输出DAC提供了一种新颖的方法来生成差分波形控制功能。图1中的基本电路组合了电流输出DA和一个单端至差分运算放大级IC2、IC3A、IC3B——来产生要求的输出。对于双电源应用，可选择DAC的单极工作模式来达到DAC的性能。DAC利用单一运算放大器提供了双象限倍增或单极输出电压摆动。DAC的输出需要缓冲器，这是因为对施加到DAC输入端的代码进行改变，就会改变它的输出阻抗。

以下公式定义了电路的输出电压：VOUT=-VREF×(D/2N)，其中N定义了输入位数，VREF是基准电压，D是二进制代码的十进制等价值。为了生成正共模电压，可把负电压用作DAC的基准电压。DAC的内部设计可容纳-10V~+10V的交流电基准输入信号。在这种模式中，当您依靠一个5V电源对DAC供电时，它为四分之一满刻度代码变化提供5Msps更新速率。只有当您的应用需要可调增益时，才使用电阻器R1和R2。

运算放大器（简称"运放"）是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。由于早期应用于模拟计算机中，用以实现数学运算，故得名"运算放大器".运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。随着半导体技术的发展，大部分的运放是以单芯片的形式存在。运放的种类繁多，广泛应用于电子行业当。单端至差分级由两个交叉耦合运算放大器组成，电阻器R5和R6配置成一个单位增益跟随器。为了实现对称电路，各输出还作为单位增益反相器通过R7和R8互相驱动。向运算放大器IC2的正端子施加的电压设定了电路的共模电压。电阻器R3和R4控制着差分电压的大小。请注意应用的输出负载要求以及运算放大器的输入电压和输出电压能力。对于单电源应用，可在反向模式中使用电流输出DAC，其中，把基准电压VIN施加到DAC的IOUT1引脚，并从DAC的VREF端获得输出电压（图2）。在这种配置中，正基准电压产生正输出电压。该电路不使用DAC的反馈电阻器RFB，并且它与IOUT1之间的连接防止了杂散电容效应。DAC的基准输入有一个阻抗，该阻抗随施加的代码而变化，因此需要一个低阻抗源。

请注意：DAC梯型电路中的各开关不再具有相同的源极至漏极驱动电压，这又把输入电压限制在低电压。结果，各开关的接通电阻各有不同，并降低了DAC的线性度。另外，该模式还把更新速率限制在1.5Msps。您可以使用双运算放大器的若干部分来缓冲DAC的输入，并放大DAC的输出电压（图3）。该电路的预定应用决定了您对配套放大器的选择。对于低速的精密应用，运算放大器需要很低的输入偏置电流和输入偏移电压，以避免DAC的DNL（差分非线性）性能的恶化。例如，AD8628在室温和5mV输入偏移电压下提供100pA偏置电流。运算放大器的低频噪声在精密电平设置应用中很重要，而AD8628规定的0.1Hz~10Hz噪声低于0.5mVp-p。它的满摆幅输入和输出使它非常适用于单电源电路。

对于高速系统应用，运算放大器的转换率不得主导DAC的转换率。运算放大器的带宽必须宽到足以驱动反馈负载，并且不得限制电路的总带宽，而DAC的输出电压稳定时间应该决定电路的更新速率。图1和图2中的AD8042提供170MHz带宽和225V/ms转换率，使它很容易实现这些结果。其它高速运算放大器，如AD8022、AD8023、AD8066，在本应用中也工作得很好。DAC只消耗0.4mA电源电流，因此运算放大器主导着电路的功耗。为了尽量缩小电路在印制