EDA技术布局常用规则_第1页
EDA技术布局常用规则_第2页
EDA技术布局常用规则_第3页
EDA技术布局常用规则_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

EDA技术布局常用规则1.我们要注意贴片器件(电阻电容)与芯片和其余器件的最小距离芯片:一般我们定义分立器件和IC芯片的距离0.5~0.7mm,特殊的地方可能因为夹具配置的不同而改变2.对于分立直插的器件一般的电阻如果为分立直插的比贴片的距离略大一般在1~3mm之间。注意保持足够的间距(因为加工的麻烦,所以直插的基本不会用)3.对于IC的去耦电容的摆放每个IC的电源端口附近都需要摆放去耦电容,且位置尽可能靠近IC的电源口,当一个芯片有多个电源口的时候,每个口都要布置去耦电容。4.在边沿附近的分立器件由于一般都是用拼板来做PCB,因此在边沿附近的器件需要符合两个条件,第一就是与切割方向平行(使器件的应力均匀),第二就是在一定距离之内不能布置器件(防止板子切割的时候损坏元器件)5.如果相邻的`焊盘需要相连,首先确认在外面进行连接,防止连成一团造成桥接,同时注意此时的铜线的宽度。6.焊盘如果在铺通区域内需要考虑热焊盘(必须能够承载足够的电流),如果引线比直插器件的焊盘小的话需要加泪滴(角度小于45度),同样适用于直插连接器的引脚。7.元件焊盘两边的引线宽度要一致,如果时间焊盘和电极大小有差距,要注意是否会出现短路的现象,最后要注意保留未使用引脚的焊盘,并且正确接地或者接电源。8.注意通孔最好不要打在焊盘上。9.另外就是要注意的是引线不能和板边过近,也不允许在板边铺铜(包括定位孔附近区域)10.大电容:首先要考虑电容的环境温度是否符合要求,其次要使电容尽可能的远离发热区域拓展:EDA技术各项软件的优缺点Prote,AD国内低端设计的主流,国外基本没人用。简单易学,适合初学者,容易上手;占用系统资源较多,对电脑配置要求较高。在国内使用Protel的人还是有相当的市场的,毕竟中小公司硬件电路设计还是低端的居多,不过建议各位尽早接触学习别的功能更优秀的软件,不要总在低层次徘徊,对薪水不是很友好啊,呵呵。AltiumDesignerWinter09提供了唯一一款统一的应用方案,其综合电子产品一体化开发所需的所有必须技术和功能。AltiumDesignerWinter09在单一设计环境中集成板级和FPGA系统设计、基于FPGA和分立处理器的嵌入式软件开发以及PCB版图设计、编辑和制造。并集成了现代设计数据管理功能,使得AltiumDesignerWinter09成为电子产品开发的完整解决方案-一个既满足当前,也满足未来开发需求的解决方案。入文字PADSPADS软件用的人也是相当的多,好用,易上手,个人感觉比Protel好不知多少倍。适合于中低端设计,堪称低端中的无冕之王。现在市场上使用范围最广的一款EDA软件,适合大多数中小型企业的需求。其本身没有仿真,做高速板时,要结合其他专用仿真工具,如Hyperlynx。PADS软件是MentorGraphics公司的电路原理图和PCB设计工具软件。目前该软件是国内从事电路设计的工程师和技术人员主要使用的电路设计软件之一,是PCB设计高端用户最常用的工具软件。MentorGraphics公司的PADSLayout/Router环境作为业界主流的PCB设计平台,以其强大的交互式布局布线功能和易学易用等特点,在通信、半导体、消费电子、医疗电子等当前最活跃的工业领域得到了广泛的应用。PADSLayout/Router支持完整的PCB设计流程,涵盖了从原理图网表导入,规则驱动下的交互式布局布线,DRC/DFT/DFM校验与分析,直到最后的生产文件(Gerber)、装配文件及物料清单(BOM)输出等全方位的功能需求,确保PCB工程师高效率地完成设计任务。Cadence高速板设计中实际上的工业标准。无论哪一方面都超牛。PCBLayout工具绝对一流,稍微熟悉一点后就不再想用其他工具了,布线超爽。仿真方面也是非常的牛,有自己的仿真工具,信号完整性仿真,电源完整性仿真都能做。在做PCB高速板方面牢牢占据着霸主地位。要知道这个世界上60%的电脑主板40%的手机主板可都是拿Allegro画的啊!Cadence公司的电子设计自动化(ElectronicDesignAutomation)产品涵盖了电子设计的整个流程,包括系统级设计,功能验证,IC综合及布局布线,模拟、混合信号及射频IC设计,全定制集成电路设计,IC物理验证,PCB设计和硬件仿真建模等。CadenceAllegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。应用平台的协同设计方法,工程师可以迅速优化I/O缓冲器之间和跨集成电路、封装和PCB的系统互联。该方法能避免硬件返工并降低硬件成本和缩短设计周期。约束驱动的Allegro流程包括高级功能用于设计捕捉、信号完整性和物理实现。由于它还得到CadenceEncounter与Virtuoso平台的支持,Allegro协同设计方法使得高效的设计链协同成为现实。MentorWG稍逊于CADENCE,但同样是顶级工具,针对的是高端电路设计,同样有自己的仿真工具。只不过在国内其支持商还相对少点,不如Cadence用的多。现在应该改成MentorEE2009版本了吧。MentorWG是MentorGraphics公司工作于WindowsNT/2000平台的PCB设计工具。它涵盖了从设计创建、版图布局到产品加工的设计过程,同时使设计者可以进行原理图仿真、高速电路分析、板级热分析、库开发与管理等。其他的就不提了,用的人很少。如果很少做高速板,建议用PADS

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论