pcb电路板设计毕业设计方案论文

pcb电路板设计毕业设计方案论文大庆石油学院应用技术学院毕业论文PCB电路板设计研究学科专业：应用电子专业学生：指导教师：入学日期：[2008]年[9]月论文完成日期：[2011]年[3]月摘要PCB是电子工业重要的电子部件之一，几乎每种电子设备，小到电子手表，计算器，大到计算机，通讯电子设备，军用的武器系统，只要有集成电路等电子元器件，为了它们之间电气互连，都要使用电路板。在较大型的电子产品研制过程中，最基本的成功因素是该产品的电路板的设计、文件编制的制造。PCB的功能为提供完成第一层级构装的组件与其它必须的电子电路零件接合的基地，以组成一个具特定功能的模块或成品。所以PCB在整个电子产品中，扮演了整合连结总其成所有功能的角色，也因此时常电子产品功能故障时，最先被质疑往往就是PCB。那么为什么在电路板的印制和使用中会出现这样或那样的故障呢？问题的关键就在于PCB电路板的设计环节。电路板设计是从电路原理图变成一个具体产品的必经之路门。电路版设计的合理性与产品的生产及质量密切相关。PCB制造行业作为电子信息行业的上游行业，近两年受消费类电子尤其是、PC等的拉动，国际和国内的PCB行业都进入了景气上升阶段，未来随着3G的应用和数字电视销量的迅猛增长，PCB行业的景气度将进一步高涨。所以，PCB制造行业的发展前景将不可估量！关键词：PCB；电路板设计；上游行业；电子信息目录摘要 I第1章PCB概述 １PCB的发展史 １PCB的作用 １PCB的分类 ２第2章PCB的构造 ５PCB的层次结构 ５PCB的部件 ５PCB特定名词 ７第3章PCB的设计 ９PCB的布局设计 ９ ９PCB的布线设计 １０地线设计 １１电磁兼容性设计 １２ １３第4章高速PCB设计 １６ １６ １６ １７ １７反射信号 １７延时和时序错误 １７多次跨越逻辑电平门限错误 １７过冲与下冲 １８串扰 １８电磁辐射 １８ １８第5章PCB设计实例 ２０ ２０ ２０Protel99软件简介 ２０设计步骤 ２０参考文献 ２３致谢 ２４第1章PCB概述PCB即PrintedCircuitBoard的简写，中文名称为印制电路板，又称印刷电路板、印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的提供者。由于它是采用电子印刷术制作的，故被称为“印刷”电路板。PCB的发展史印制电路板的发明者是奥地利人保罗·爱斯勒（PaulEisler），他于1936年在一个收音机装置内采用了印刷电路板。1943年，美国人将该技术大量使用于军用收音机内。1948年，美国正式认可这个发明用于商业用途。自20世纪50年代中期起，印刷电路版技术才开始被广泛采用。在印制电路板出现之前，电子元器件之间的互连都是依靠电线直接连接实现的。而现在，电路面包板只是作为有效的实验工具而存在；印刷电路板在电子工业中已经占据了绝对统治的地位。印制电路基本概念在本世纪初已有人在专利中提出过，1947年美国航空局和美国标准局发起了印制电路首次技术讨论会，当时列出了26种不同的印制电路制造方法。并归纳为六类:涂料法、喷涂法、化学沉积法、真空蒸发法、模压法和粉压法。当时这些方法都未能实现大规模工业化生产，直到五十的年代初期，由于铜箔和层压板的粘合问题得到解决，覆铜层压板性能稳定可靠，并实现了大规模工业化生产，铜箔蚀刻法，成为印制板制造技术的主流，一直发展至今。六十年代，孔金属化双面印制和多层印制板实现了大规模生产，七十年代收于大规模集成电路和电子计算机和迅速发展，八十年代表面安装技术和九十年代多芯片组装技术的迅速发展推动了印制板生产技术的继续进步，一批新材料、新设备、新测试仪器相继涌现。印制电路生产动手术进一步向高密度，细导线，多层，高可靠性、低成本和自动化连续生产的方向发展。我国从五十年代中期开始了单面印制板的研制。六十年代中自力更生地开发了我国的覆箔板基材，使铜箔蚀刻法成为我国PCB生产的主导工艺。六十年代已能大批量地生产单面板，小批量生产双面金属化孔印制，并在少数几个单位开始研制多层板。七十年代在国内推广了图形电镀蚀刻法工艺，但由于受到各种干扰，印制电路专用材料和专用设备没有及时跟上，整个生产技术水平落后于国外先进水平。到了八十年代，由于改革、开放政策的批引，不仅引进了大量具有国外八十年代先进水平的单面、双面、多层印制板生产线，而且经过十多年消化、吸收，较快地提高了我国印制电路生产技术水平。PCB的作用PCB是电子工业重要的电子部件之一，几乎每种电子设备，小到电子手表，计算器，大到计算机，通讯电子设备，军用的武器系统，只要有集成电路等电子元器件，为了它们之间电气互连，都要使用印制板。在较大型的电子产品研制过程中，最基本的成功因素是该产品的印制板的设计、文件编制的制造。PCB的设计的制造质量直接影响到整个产品的质量的成本，甚至会导致一家公司的命运。PCB扮演的角色：PCB的功能为提供完成第一层级构装的组件与其它必须的电子电路零件接合的基地，以组成一个具特定功能的模块或成品。所以PCB在整个电子产品中，扮演了整合连结总其成所有功能的角色，也因此时常电子产品功能故障时，最先被质疑往往就是PCB。图1-1是多层PCB板结构示意图：图1-1PCB具有的功能：供集成电路等各种电子元器件固定、装配的机械支撑。实现集成电路等各种电子元器件之间的布线和电气接或电绝缘。提供所要求的电气特性，如特性阻抗等。为自动锡焊提供阻焊图形，为元器件插装、检查、维修提供识别字符和图形。电子设备采用印制板后由于同类印制板的一致性，从而避免了人工接线的差错，并可实现电子元器件自动插装或贴装、自动锡焊、自动检测。保证了电子设备的质量，提高了劳动生产率、降低了成本，并便于维修。PCB从单面发展到双面、多层和挠性，并仍保持各自的发展趋势。由于不断地向高精度、高密度和高可靠性方向发展，不断缩小体积，减轻成本，提高性能，使得PCB在未来电子设备的发展过程中，仍然保持强大的生命力。PCB的分类1、以材质分有机材质：酚醛树脂、玻璃纤维/环氧树脂、Polyimide、BT/Epoxy等皆属之。无机材质：铝、Copper-invar-copper、ceramic等皆属之。主要取其散热功能。2、以成品软硬区分硬板RigidPCB软板FlexiblePCB软硬板Rigid-FlexPCB图1-23、以结构分单面板（剖面图）在最基本的PCB上，零件集中在其中一面，导线则集中在另一面上。因为导线只出现在其中一面，所以我们就称这种PCB叫作单面板（Single-sided）。因为单面板在设计线路上有许多严格的限制（因为只有一面，布线间不能交叉而必须绕独自的路径），所以只有早期的电路才使用这类的板子。图1-3b、双面板（剖面图）这种电路板的两面都有布线。不过要用上两面的导线，必须要在两面间有适当的电路连接才行。这种电路间的「桥梁」叫做导孔（via）。导孔是在PCB上，充满或涂上金属的小洞，它可以与两面的导线相连接。因为双面板的面积比单面板大了一倍，而且因为布线可以互相交错（可以绕到另一面），它更适合用在比单面板更复杂的电路上。图1-4c、多层板（剖面图）为了增加可以布线的面积，多层板用上了更多单或双面的布线板。多层板使用数片双面板，并在每层板间放进一层绝缘层后黏牢（压合）。板子的层数就代表了有几层独立的布线层，通常层数都是偶数，并且包含最外侧的两层。大部分的主机板都是4到8层的结构，不过技术上可以做到近100层的PCB板。大型的超级计算机大多使用相当多层的主机板，不过因为这类计算机已经可以用许多普通计算机的集群代替，超多层板已经渐渐不被使用了。因为PCB中的各层都紧密的结合，一般不太容易看出实际数目，不过如果您仔细观察主机板，也许可以看出来。图1-5第2章PCB的构造PCB的层次结构PCB的结构其实就是像一块三明治一样。层内层层内层（Comp层）外层外层（Sold层）Power层GrundSignal层导通孔绝缘层绝缘层 图2-1PCB的部件（SOLDERMASK简称S/M）图2-2（HOLE）图2-3镀通孔或电镀孔（PLATEDTHROUGHHOLE，简称PTH孔）﹕导通孔（VIA导通孔（VIAHOLE）零件孔零件孔图2-4（PAD）a.SMDPAD:整個区块称为SMD图2-5b.BGAPAD:BGAPADBGAPAD整個区块称为BGA图2-6PCB特定名词1.线路间距:指线路与线路之间的距离图2-72.孔与线路间距:孔与线路之间的距离图2-83.环宽﹕指小孔周围那一圈铜环（或上有锡或金的环）的宽度图2-94.线宽﹕指一条线路的宽度图2-10第3章PCB的设计PCB的实际制造过程是在PCB工厂里完成的，工厂是不管设计的，设计工作由专门的公司进行，它们的设计结果叫做原理图，原理图再由专业的布线公司进行线路图的设计，得到的线路图就被交到PCB工厂制作。工厂的任务就是将工作站中的线路图变成现实中的实物板。印制电路板的设计是以电路原理图为根据，实现电路设计者所需要的功能。印刷电路板的设计主要指版图设计，需要考虑外部连接的布局、内部电子组件的优化布局、金属连线和通孔的优化布局、电磁保护、热耗散等各种因素。优秀的版图设计可以节约生产成本，达到良好的电路性能和散热性能。简单的版图设计可以用手工实现，复杂的版图设计需要借助计算机辅助设计（CAD）实现。PCB的布局设计在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是PCB设计成功的第一步。

布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标注于原理图，使得PCB板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来,同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。1

.,,.2

..3

.布局前考虑好出PIN的方向和位置4

.布局前分析电路，完成同一功能的MOS管画在一起5

.对两层金属走向预先订好。一个图中栅的走向尽量一致，不要有横有竖。

1).在通常条件下,所有的元件均应布置在印制电路的同一面上，只有在顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴IC等放在底层。

2).在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，一般情况下不允许元件重叠；元件排列要紧凑，输入和输出元件尽量远离。3).某元器件或导线之间可能存在较高的电位差，应加大它们的距离，以免因放电、击穿而引起意外短路。

4).带高电压的元件应尽量布置在调试时手不易触及的地方。

5).位于板边缘的元件，离板边缘至少有2个板厚的距离

6).元件在整个板面上应分布均匀、疏密一致。

1).通常按照信号的流程逐个安排各个功能电路单元的位置，以每个功能电路的核心元件为中心，围绕它进行布局。

2).元件的布局应便于信号流通，使信号尽可能保持一致的方向。多数情况下，信号的流向安排为从左到右或从上到下，与输入、输出端直接相连的元件应当放在靠近输入、输出接插件或连接器的地方。

1).对辐射电磁场较强的元件，以及对电磁感应较灵敏的元件，应加大它们相互之间的距离或加以屏蔽，元件放置的方向应与相邻的印制导线交叉。

2).尽量避免高低电压器件相互混杂、强弱信号的器件交错在一起。

3).对于会产生磁场的元件，如变压器、扬声器、电感等，布局时应注意减少磁力线对印制导线的切割，相邻元件磁场方向应相互垂直，减少彼此之间的耦合。

4).对干扰源进行屏蔽，屏蔽罩应有良好的接地。

5).在高频工作的电路，要考虑元件之间的分布参数的影响。

4.抑制热干扰

1).对于发热元件，应优先安排在利于散热的位置，必要时可以单独设置散热器或小风扇，以降低温度，减少对邻近元件的影响。

2).一些功耗大的集成块、大或中功率管、电阻等元件，要布置在容易散热的地方，并与其它元件隔开一定距离。

3).热敏元件应紧贴被测元件并远离高温区域，以免受到其它发热功当量元件影响，引起误动作。

4).双面放置元件时，底层一般不放置发热元件。

对于电位器、可变电容器、可调电感线圈或微动开关等可调元件的布局应考虑整机的结构要求，若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应；若是机内调节，则应放置在印制电路板于调节的地方。PCB的布线设计布线是整个PCB设计中最重要的工序。这将直接影响着PCB板的性能好坏。在PCB的设计过程中，布线一般有这么三种境界的划分：首先是布通，这时PCB设计时的最基本的要求。如果线路都没布通，搞得到处是飞线，那将是一块不合格的板子，可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后，认真调整布线，使其能达到最佳的电器性能。接着是美观。假如你的布线布通了，也没有什么影响电器性能的地方，但是一眼看过去杂乱无章的，加上五彩缤纷、花花绿绿的，那就算你的电器性能怎么好，在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一，不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现，否则就是舍本逐末了。布线时主要按以下原则进行：一般情况下，首先应对电源线和地线进行布线，以保证电路板的电气性能。在条件允许的范围内，尽量加宽电源、地线，当然要考虑美观。

宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：～，～，～。对数字电路的PCB可用宽的地导线组成一个回路,即构成一个地网来使用（模拟电路的地则不能这样使用）预先对要求比较严格的线（如高频线）进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。振荡器外壳接地，时钟线要尽量短，且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积，而不应该走其它信号线，以使周围电场趋近于零；尽可能采用45o的折线布线，不可使用90o折线，以减小高频信号的辐射；（要求高的线还要用双弧线）任何信号线都不要形成环路，如不可避免，环路应尽量小；信号线的过孔要尽量少；关键的线尽量短而粗，并在两边加上保护地。通过扁平电缆传送敏感信号和噪声场带信号时，要用“地线-信号-地线”的方式引出。关键信号应预留测试点，以方便生产和维修检测用原理图布线完成后，应对布线进行优化；同时，经初步网络检查和DRC检查无误后，对未布线区域进行地线填充，用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。地线设计目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板的时候，应注意采用正确的方法。

在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点：

在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。

电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。

若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三位于印制电路板的允许电流。如有可能，接地线的宽度应大于3mm。

设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力电磁兼容性设计具有微处理器的电子系统，抗干扰和电磁兼容性是设计过程中必须考虑的问题，特别是对于微控制器是中频率高、总线周期快的系统；含有大功率、大电流驱动电路的系统；含微弱模拟信号以及高精度A/D变换电路的系统。为增加系统抗电磁干扰能力应该采取如下措施：选用时钟频率低的微控制器。只要控制器性能能能够满足要求，时钟频率越低越好，低的时钟可以有效降低噪声和提高系统的抗干扰能力。由于方波中包含各种频率成分，其高频成分很容易成为噪声源，一般情况下，时钟频率3倍的高频噪声是最具危害性的。减小信号传输中的畸变。当高速信号（信号频率高、上升沿和下降沿快的信号）在铜膜线上传输，由于铜膜线电感和电容的影响，会使信号发生畸变，当即便过大时，就会使系统工作不可靠。一般要求，信号在电路板上传输的铜膜线越短越好，过孔数目越少越好。典型值：长度不超过25cm,过孔数不超过2个。减小信号间的交叉干扰。当一条信号线具有脉冲信号时，会对另一条具有高输入阻抗的弱信号线产生干扰，这是需要对弱信号线进行隔离，方法是加一个接地的轮廓线将弱信号包围起来，或者是增加线间距离，对于不同层面之间的干扰可以采用增加电源和地线层面的方法解决。减小来自电源的噪声。电源的向系统提供能源的同时，也将其噪声加到所供电的系统中，系统中的复位、中断以及其他一些控制信号最容易是外界噪声的干扰，所以，应该适当增加电容来滤掉这些来自电源的噪声。详细内容将会在下一节说明。注意电路板与元器件的高频特性。在高频情况下，电路板上的铜膜线、焊盘、过孔、电阻、电容、接插件的分布电感和电容不容易忽略。由于这些分布电容和电感的影响，当铜膜线的长度为信号或噪声波长的1/20时，就会产生天线效应，对于内部产生电磁干扰，对外发射电磁波。一般情况下，，一个集成电路的封装会产生2-6pf的电容，一个电路板接插件会产生520nH的电感，而一个DIP-24插座有18nH的电感，这些电容和电感对低时钟频率的电路没有任何影响，而对于高时钟频率的电路必须给予注意。原件布置要合理分区。原件在电路板上排列的位置要充分考虑抗电磁干扰问题。原则之一就是各个元器件之间的铜膜线要尽量的短，在布局上，要把模拟电路、数字电路和产生大噪声的电路（继电器、大电流开关等）合理分开，使他们相互间的信号耦合最小。处理好地线。按照前面提及的单点会多点接地方式处理地线。将模拟地、数字地、大功率器件地分开连接，在汇集到电源的接地点。电路板以外的引线要用屏蔽电缆，对于高频和数字信号，屏蔽电缆两端都接地，低频模拟信号用的屏蔽电缆，一般采用单端接地。对噪声和干扰非常敏感的电路或高频噪音特别严重的电路应该用金属屏蔽罩屏蔽。（8）去耦电容。去耦电容以瓷片电容或多层陶瓷电容的高频特性较好。设计电路板时，每个集成电路的蓄能电容，提供和吸收该集成电路开门和关门瞬间的充放电电能。另一方面旁路掉该器件产生的高频噪声。，这样的电容有5nH的分布电感，可以对10MHz以下的噪声有较好的去耦作用。一般情况下，。一般要求每10片左右的集成电路增加一个10uF的充放电电容。另外在电源端、电路板的四角等位置应该跨接一个10-100uF的电容。电源本身所固有的阻抗所导致的分布噪声。高频电路中，电源噪声对高频信号影响较大。因此，首先需要有低噪声的电源。干净的地和干净的电源是同样重要的；共模场干扰。指的是电源与接地之间的噪声，它是因为某个电源由被干扰电路形成的环路和公共参考面上引起的共模电压而造成的干扰，其值要视电场和磁场的相对的强弱来定。在高频PCB板中，较重要的一类干扰便是电源噪声。通过对高频PCB板上出现的电源噪声特性和产生原因进行系统分析，并结合工程应用，提出了一些非常有效而又简便的解决办法。电源噪声的分析电源噪声是指由电源自身产生或受扰感应的噪声。其干扰表现在以下几个方面：1）电源本身所固有的阻抗所导致的分布噪声。高频电路中，电源噪声对高频信号影响较大。因此，首先需要有低噪声的电源。干净的地和干净的电源是同样重要的。理想情况下的电源是没有阻抗的，因此其不存在噪声。但是，实际情况下的电源是具有一定阻抗的，并且阻抗是分布在整个电源上的，因此，噪声也会叠加在电源上。所以应该尽可能减小电源的阻抗，最好有专门的电源层和接地层。在高频电路设计中，电源以层的形式设计一般比以总线的形式设计要好，这样回路总可以沿着阻抗最小的路径走。此外，电源板还得为PCB上所有产生和接受的信号提供一个信号回路，这样可以最小化信号回路，从而减小噪声。2）共模场干扰。指的是电源与接地之间的噪声，它是因为某个电源由被干扰电路形成的环路和公共参考面上引起的共模电压而造成的干扰，其值要视电场和磁场的相对的强弱来定。在该通道上，Ic的下降会在串联的电流回路中引起共模电压，影响接收部分。如果磁场占主要地位，在串联地回路中产生的共模电压的值是：Vcm=—(△B/△t)×S（1）

式（1）中的ΔB为磁感应强度的变化量，Wb/m2；S为面积，m2。如果是电磁场，已知它的电场值时，其感应电压为：Vcm=(L×h×F×E/48)（2）式（2）一般适用于L=150/F以下，F为电磁波频率MHz。如果超过这个限制的话，最大感应电压的计算可简化为：Vcm=2×h×E（3）

3）差模场干扰。指电源与输入输出电源线间的干扰。在实际PCB设计中，笔者发现其在电源噪声中所占的比重很小，因此这里可以不作讨论。4）线间干扰。指电源线间的干扰。在两个不同的并联电路之间存在着互电容C和互感M1-2时，如果干扰源电路中有电压VC和电流IC，则被干扰电路中将出现：a.通过容性阻抗耦合的电压为Vcm=Rv*C1-2*△Vc/△t（4）式（4）中Rv是被干扰电路近端电阻和远端电阻的并联值。b.通过感性耦合的串联电阻V=M1-2*△Ic/△t（5）如果干扰源中有共模噪声，则线间干扰一般表现为共模和差模两种形式。5）电源线耦合。是指交流或直流电源线受到电磁干扰后，电源线又将这些干扰传输到其他设备的现象。这是电源噪声间接地对高频电路的干扰。需要说明的是：电源的噪声并不一定是其本身产生的，也可能是外界干扰感应的噪声，再将此噪声与本身产生的噪声叠加起来（辐射或传导）去干扰其他的电路或者器件。消除电源噪声干扰的对策针对以上所分析的电源噪声干扰的不同表现形式及其成因，可以针对性地破坏其发生的条件，就能有效抑制电源噪声的干扰。解决的方法有：1）注意板上通孔。通孔使得电源层上需要刻蚀开口以留出空间给通孔通过。而如果电源层开口过大，势必影响信号回路，信号被迫绕行，回路面积增大，噪声加大，同时如果一些信号线都集中在开口附近，共用这一段回路，公共阻抗将引发串扰。2）连接线需要足够多的地线。每一信号需要有自己的专有的信号回路，而且信号和回路的环路面积尽可能小，也就是说信号与回路要并行。3）放置电源噪声滤波器。它能有效抑制电源内部的噪声，提高系统的抗干扰性和安全性。并且它是双向射频滤波器，既能滤掉从电源线上引入的噪声干扰（防止其他设备的干扰），又能滤掉自身所产生的噪声（避免干扰其他设备），对串模共模干扰均起抑制作用。4）电源隔离变压器。将电源环路或信号电缆的共模地环路分开，它能对高频中所产生的共模环路电流进行有效隔离。5）电源稳压器。重获一个更干净的电源，能很大程度地降低电源噪声大小。6）布线。电源的输入输出线应避免布在介质板的边缘，否则容易产生辐射，干扰其他电路或设备。7）模拟与数字电源要分开。高频器件一般对数字噪音非常敏感，所以两者要分开，在电源的入口处接在一起。若信号要跨越模拟和数字两部分的话，可以在信号跨越处放置一条回路以减小环路面积。如图4。8）避免分开的电源在不同层间重叠。尽量将其错开，否则电源噪声很容易通过寄生电容耦合过去。9）隔离敏感元件。有些元件如锁相环（PLL）对电源噪声非常敏感，应让它们离电源尽可能的远。10）放置电源线。为了减小信号回路，可通过放置电源线在信号线边上来实现减小噪声。11）为了防止电源噪声对电路板的干扰以及外界对电源的干扰而导致的累加噪声，可以在干扰路径上（辐射除外）并连一个旁路电容接地，这样能将噪声旁路到地以避免干扰其他设备和器件。电源噪声是直接或者间接的从电源中产生出来的，并且对电路进行干扰，在抑制它对电路的影响的时候，应该遵循一个总的原则，那就是：一方面，要尽可能阻止电源噪声对电路的影响，另一方面，也要尽可能减小外界或者电路对电源的影响，以免恶化电源的噪声。第4章高速PCB设计随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有的甚至超过100MHZ。目前约50%的设计的时钟频率超过50MHz，将近20%的设计主频超过120MHz。 当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说１／３），就称为高速电路。实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2驱动端的信号上升时间？一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在PCB设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。PCB板上每单位英寸的延时为.。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。。如果板上有GaAs芯片，。设Tr为信号上升时间，Tpd为信号线传播延时。如果Tr≥4Tpd，信号落在安全区域。如果2Tpd≥Tr≥4Tpd，信号落在不确定区域。如果Tr≤2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。 PCB板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的PCB连线中之后，连线上的最终阻抗称为特征阻抗Zo。线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。

·反射信号Reflectedsignals

·延时和时序错误Delay&Timingerrors

·多次跨越逻辑电平门限错误FalseSwitching

·过冲与下冲Overshoot/Undershoot

·串扰InducedNoise(orcrosstalk)

·电磁辐射EMIradiation反射信号如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。

反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。延时和时序错误信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。

多次跨越逻辑电平门限错误信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。

过冲与下冲过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。串扰串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。

信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。电磁辐射EMI(Electro-MagneticInterference)即电磁干扰，产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行EMI仿真的软件工具，但EMI仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制。针对上述传输线问题所引入的影响，我们从以下几方面谈谈控制这些影响的方法。严格控制关键网线的走线长度如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。。如果工作频率达到或超过75MHz布线长度应在1英寸。。如果超过这个标准，就存在传输线的问题。合理规划走线的拓扑结构解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(DaisyChain)布线和星形(Star)分布。对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易100%布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：StubDelay<=Trt*.

例如，。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。

星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的PCB板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。

在上面的两个例子中使用了简单的终端电阻，实际中可选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。

串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。