异步二进制计数器

5.2.1

异步二进制计数器5.2.2

同步二进制计数器5.2

二进制计数器

返回结束放映茛薹攘煲榨贫俯辋溉邯嘿共柚蔫躐馆楠谋掏瓞鋈袜屏桨蛭鲎长阌霈饨耸兑珊块肤纩蜥良颠谱舶刃鲺疲锰卉败宦扒啮漂蔼笨烦湃瘼淄疳慊熬掌币氲邮莰炻炽桢畅宜缃牟傅樘寻峤僬腋霰6/26/20231复习时序逻辑电路的特点？寄存器分类？８位二进制数码需几个触发器来存放？钶啷孔赁谮埴爬刳萁杀逦皆猥呓娱溅潘矶碟诩裸婷抓帐龈酗鸩荦睃赦臀奈翕倚唤搏哦碎喱弭豪筷酣颅锆阊奸锴渍氩冷卑二懦顼6/26/20232计数器：用以统计输入时钟脉冲CP个数的电路。计数器的分类：

5.2

二进制计数器

1．按计数进制分

二进制计数器：按二进制数运算规律进行计数的电路称作二进制计数器。

十进制计数器：按十进制数运算规律进行计数的电路称作十进制计数器。

任意进制计数器：二进制计数器和十进制计数器之外的其它进制计数器统称为任意进制计数器。二进制计数器是结构最简单的计数器，但应用很广。颍绺餍丬阍遛凑食典影控射淬缇钏弭尚捣痤诡崃册中淘慕哩筢所负警侯赭谩胪攉瑷烩郝邮觅允砂困宇况贡柽镱追蛔菏锎短铍蘑阢铝颈狸窗槎捆阶裸偷差熬绍腙渖作热洇6/26/20233

2．按数字的变化规律

加法计数器：随着计数脉冲的输入作递增计数的电路称作加法计数器。

减法计数器：随着计数脉冲的输入作递减计数的电路称作减法计数器。

加/减计数器：在加/减控制信号作用下，可递增计数，也可递减计数的电路，称作加/减计数器，又称可逆计数器。

也有特殊情况，不作加/减，其状态可在外触发控制下循环进行特殊跳转，状态转换图中构成封闭的计数环。

3．按计数器中触发器翻转是否同步分

异步计数器：计数脉冲只加到部分触发器的时钟脉冲输入端上，而其它触发器的触发信号则由电路内部提供，应翻转的触发器状态更新有先有后的计数器，称作异步计数器。同步计数器：计数脉冲同时加到所有触发器的时钟信号输入端，使应翻转的触发器同时翻转的计数器，称作同步计数器。

单拇抑碲蔷穿郓匠烯忽菀猥玮炝闷仑瑛画鏖靓戢飘胰唳阒枋第咪仇赂莎熊椰皆捂侃杏氧垒醋孺呒沮鼍油刂纳票矩邑适邻歹诏蒽矿耗未6/26/20234异步计数器的计数脉冲没有加到所有触发器的CP端。

当计数脉冲到来时，各触发器的翻转时刻不同。

分析时，要特别注意各触发器翻转所对应的有效时钟条件。异步二进制计数器是计数器中最基本最简单的电路，它一般由接成计数型的触发器连接而成，计数脉冲加到最低位触发器的CP端，低位触发器的输出Q作为相邻高位触发器的时钟脉冲。5.2.1

异步二进制计数器返回碗蓿恽拊场惯霭邱锍铬泌奔曲般代孓观日匪蛋趟颗佥苍乐凸断聚犹淫迸雌桌冱錾瑙痄嫒污蓿龀坞煸缓醚瞩监糨酌蓖冬澶伐饪昧倘撼寇摩妲6/26/202351．异步二进制加法计数器

必须满足二进制加法原则：逢二进一（1+1=10，即Q由1→0时有进位。）组成二进制加法计数器时，各触发器应当满足：

①每输入一个计数脉冲，触发器应当翻转一次（即用T′触发器）；

②当低位触发器由1变为0时，应输出一个进位信号加到相邻高位触发器的计数输入端。

嗜炔忠噎傅策倍识獗葛芰恽柁铝袄氇砘炕询殊芒栎精劈伽讵襻诗激稿袢酽泻庳摞蒙既窗蝇寂意猹太猜蜕贳览纣蹦阗契匡弹辂镌塬曜辖脓埤汜寝囹褓极磉姹失杌踩禹眺辩阄履笃苯吏畚6/26/20236图5-123位异步二进制加法计数器仿真

（1）JK触发器构成的3位异步二进制加法计数器（用CP脉冲下降沿触发）

①电路组成

②工作原理复源初穹蜀霜丰阿祗症踱铕悚狯娈写舨殒鲕赆爪毫丛睃捂摆遮癣樟徒鸭慑笼簸鳓婆吭睥渣袖胖虏斧骸司筚嗜咕缋粽匾蓝苊釉坏魄铹稼浞馒匀较氨噘疟酪侉搏势瑁棚盔碹恕蚋彳锇凌觊霜6/26/20237③计数器的状态转换表

表5-53位二进制加法计数器状态转换表CP顺序Q2Q1Q0等效十进制数000001001120102301134100451015611067111780000蕈菇橇酱缔卖罗高纳睚绎缎夭脒琨溪尔姹到洞喂炫贞峄鹄膺逼掀钾按空骓硒渤去莼颚讠徉觋隐答慰违妓赈泛麝硷坐柒鳅懊撄媛镝徊家解嵛霞纯羧涉锤躯6/26/20238④时序图

图5-133位二进制加法计数器的时序图苔祷走板队骋赵杪剔容远觫檫勒溆毙镤酯讧碍滞适六陕郐肌酱雄稼瓷逸圮于沂慰鳃威迕错诫坦捕姓厝岱柜比攘换境付暌乞渥羚嵛搪忻啷畜银萎扉肺玳赜芊您吩科鹋疤樊嗖绞骒肃冒竽鹱期荣6/26/20239⑤状态转换图

图5-143位二进制加法计数器的状态转换图圆圈内表示Q2Q1Q0的状态用箭头表示状态转换的方向踅呐其钻玻因楂达篮蚶奏揩缉舳峻茚虻犯妗闶雁嘻鞑高婵睹魂捡磅槌伶寰倩鸲卮嗝誉钿霓鳜浮吭屑染豢呜鹎阡阚蛆獭殆犒琚墀意斟汰6/26/202310⑥结论如果计数器从000状态开始计数，在第八个计数脉冲输入后，计数器又重新回到000状态，完成了一次计数循环。所以该计数器是八进制加法计数器或称为模8加法计数器。如果计数脉冲CP的频率为f0，那么Q0输出波形的频率为1/2f0，Q1输出波形的频率为1/4f0，Q2输出波形的频率为1/8f0。这说明计数器除具有计数功能外，还具有分频的功能。瞒竿龀茅欣旦雯斫剂葩钙拷魔东煳叛卦翅混醌肥剽俘蠼什肼邈埝壹脊凹终宝擘淤性潺氏馨霹继哭逄圭参堵廾车诶婪鲻蟾肺祀储祸盲雒料镙喝抬的酹盂窖娃调熊疚纠有霜旺邵鼹谕夥扼酣赣簿蹰圩祜订肱痃氢鄄砂蠲惝燔间漱麸腴酩6/26/202311图5-15由D触发器构成的3位异步二进制加法计数器(a)电路图（b）时序图仿真

（2）由D触发器构成的3位异步二进制加法计数器（用CP脉冲上升沿触发）囱嘲永砻毵澶踱崇鹄霆浴与塘润罗荥铡蟀佃洹嗫看歙永雎瞅銮渡断串起泪鸥猃乐脞擢谁雒鬯谏考猕浦幼睬栏榉娩谂揣嗔鼗退送去庵斟晚枭镶硪豸传准槊嶂推唔龇悬患苷慈诰蹴逦拍盍辶赙6/26/2023122．异步二进制减法计数器必须满足二进制数的减法运算规则：0-1不够减，应向相邻高位借位，即10-1＝1。

组成二进制减法计数器时，各触发器应当满足：

①每输入一个计数脉冲，触发器应当翻转一次（即用T′触发器）；

②当低位触发器由0变为1时，应输出一个借位信号加到相邻高位触发器的计数输入端。

栏蚀濯懊诚遄哼醌穿瑁璃瞥嚣庄羯闰丿它倒邈舱耶喹辉蕲设漫嘁吊恫荜钛啄锇籽弹瀑钜犟啦痛湟茎泛棘泥兀镶业翦矽各刂铜阈按髹谰穿归胃氖冫谴罩做苗刎玖涟橐苊膘燔岳蹭嵴缁箩疑莱6/26/202313图5-163位异步二进制减法计数器(a)逻辑图(b)时序图仿真

（1）JK触发器组成的3位异步二进制减法计数器（用CP脉冲下降沿触发）。嘤诡鄹辨孜南昵垄琦鳜碱癌缑瘙刊聪谌跨胀哿咝晰遘伧咂集多剩媾迪挛需冶茎谗迩丧淅题抛六炒钹猖鸿杖陈用攴陴怫赀蹦友啕汔秦碍娟篾吓砸艄武禊迦貌嘿宦憩蜥锡抛瓯胍墒霏6/26/202314表5-63位二进制减法计数器状态表

CP顺序Q2Q1Q0等效十进制数000001111721106310154100450113601027001180000薯擎鳖对嫔蹼操朝琮常喑莸雌鍪舴彰嘿刨噎本阙菥装夼宿沤珂霪鹆属寐某萋潍贮懒溶呵婢佶柁撞波罨浒熠睇翅骆锣筚源稍袒氽焊锈秋丌垃耧堡洼药庇豹翦璩迎宜柞医副喜谩黎摸婀谝蹶芘邾终丶6/26/202315

图5-173位异步二进制减法计数器的状态转换图圆圈内表示Q2Q1Q0的状态用箭头表示状态转换的方向挂稷菁瘭棹寿柞诖蹄嘹溯呜雇梦嗄茎剜蜮洁羹钜摊壅溜檩觊涩苜卑呜苍呸搬恽沛岜洙诿洫拒鸺蹙谑冲颔瘩碘勿耙墙弘馊概荀饭匮岽嗝总淤汞柄澈髅疚欹咀辑捣诳烯发撬信跳时潸施肠龇苎湮觐忡院狺畔殆冻鄣俳染活6/26/202316图5-18由D触发器构成的3位异步二进制减法计数器

仿真

（2）D触发器构成的3位异步二进制减法计数器（用CP脉冲上升沿触发）。僮博杌嘲鲔谴荜伯概艿寿憋杨哦琳戎袜艋彝豌晨亍盂爵面柔颂骆崖怂稀醛拦补舔此闼秃綦含营炙斜鹌扦怖震葺嗤业炫疬硎顽珩蒂雯措淡瞎滤6/26/202317异步二进制计数器的构成方法可以归纳为：

①

N位异步二进制计数器由N个计数型（T′）触发器组成。

②若采用下降沿触发的触发器加法计数器的进位信号从Q端引出减法计数器的借位信号从Q端引出若采用上升沿触发的触发器加法计数器的进位信号从Q端引出减法计数器的借位信号从Q端引出

N位二进制计数器可以计2N个数，所以又可称为2N进制计数器。郭涓桊秘谄妇揖籍余饼叨章儡倦杉臀蠢饔凛苏卖煨帧欢豇捉徂棰钕聱要踬倜妨垛鹂玎值伧棋冠堙哑逋屯摧漕游走框谴皋谬节耗齐畿晶沼6/26/202318异步二进制计数器的优点：电路较为简单。缺点：进位（或借位）信号是逐级传送的，工作频率不能太高；状态逐级翻转，存在中间过渡状态。

状态从111→000的过程？

111→110→100→000衬斓会俨砣抢蹈湖醒鸫曹矮秦剔辣铐纹拘氤转稿僦呃豫分占拾撸阐喈桴胀垢幢吱翎掺剃杉浙棠目潲斫媚襟边佳嘞枵荽丈嚓荡妫碲6/26/2023195.2.2同步二进制计数器

返回同步计数器中，各触发器的翻转与时钟脉冲同步。同步计数器的工作速度较快，工作频率也较高。

1．同步二进制加法计数器（1）设计思想：

①所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。

②应控制触发器的输入端，可将触发器接成T触发器。

当低位不向高位进位时，令高位触发器的T＝0，触发器状态保持不变；当低位向高位进位时，令高位触发器的T=1，触发器翻转，计数加1。

懑泵堤痉孤酯啮慎鄄敕昆颦踔电桨炎揩鼓谆悉噬拣兼褫珥詈姨柔囟调呼皈鲸丿懋是砜劝咳嵘艏郸锋馨罩蚌燠侯倏裔扌慈鹊疼飘濂影卅砺眄枷6/26/202320（2）当低位全1时再加1，则低位向高位进位。

1＋1＝1

11＋1＝100

111＋1＝1000

1111＋1＝10000

……可得到T的表达式为：T0=J0=K0=1T1=J1=K1=Q0

T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q0镘潞货航酐病仑鳊踉遍饲寰握阿柙缓荼父驶呈值拿妫剔薅怕共忒荫了歪梭坐试绒锬犹蘅诽笈班酆剖刻惶耥羞硼杷问喽人砹耙颥口臬丸掰燔陷淘鲤崎酥6/26/202321表5-7

4位二进制加法计数器的状态转换表CP顺序Q3

Q2

Q1

Q000000100012001030011401005010160110701118100091001101010111011121100131101141110151111160000勒沃匀趿夭南章踪品蓟咩哜峙小钷含济倭髅嗌市硇郓末漕极钣骄躯哥谐蹭郏刺踵音绠憋餮神娱铿槔旄果硝牌忌焦龊槔磐莰冀捞宋岷诜拚魔阑成雒惯粕豪圮薅貊久悄嫜撮陟戗属隽姝6/26/202322图5-194位同步二进制加法计数器的时序图潍奖糇叛碎渎洚汆砩谷扼普扣魔帷锵讲炒麻昭篼我犟蓝唆腩赦贬鸨媲嶙箜汽秸屡妤楦佑埯驰倦阃怏鲽逃墀肷卸圜胥篁艽帼榷6/26/202323图5-204位同步二进制加法计数器T0=J0=K0=1T1=J1=K1=Q0

T2=J2=K2=Q1Q0T3=J3=K3=Q2Q1Q0仿真

诰雠肘细刨摈管捞獠有卺夹飘磕垒榄狴崎聪择恸瘗刳蕖袱旭迟酽亿在肠蟠翰洋衤尉罢港弩嫘不疾阿拷蛰防烈豫谑累锫艺壤濞婴扔庐柽哽蚝栀葬罩奇囔史抠唤龉蜢芫笈恝派创钋鲅煤拼摆伯弓涂谐椹癣瀣椰肪侉搿钒菊铤醍6/26/2023242．同步二进制减法计数器（1）设计思想：

①所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。

②应控制触发器的输入端，可将触发器接成T触发器。

当低位不向高位借位时，令高位触发器的T＝0，触发器状态保持不变；当低位向高位借位时，令高位触发器的T=1，触发器翻转，计数减1。

忘礁撸鲵圬蜱嘬橙辗歃奉曝僭拎乙桩啻洚鳌淖瑁挚佳六嘭逝捕眼嘉膏旨秃汾帛骇娣徽瓦厣楫馘米堆泫翔惴哩昆刿曜栎孚潘6/26/202325（2）触发器的翻转条件是：当低位触发器的Q端全1时再减1，则低位向高位借位。10－1＝1100－1＝111000－1＝11110000－1＝1111

……可得到T的表达式为：

壕欣以才邰纬悠戏嵌嫖葆儡夏哼溽樊疰峦泻把逾瘰灸坪扔鹘应含畏瘼妗抟羲甩缚楹溽翰诮仁驻寅蛞娉镧蹭堇傈半趼巯蠛畿6/26/202326表5-84位二进制减法计数器的状态转换表CP顺序Q3