毕业设计论文-数字电子钟设计报告

第12页共15页数字电子钟设计报告摘要摘要：本系统采用小规模集成电路构成数字钟的硬件电路，由晶体振荡器产生脉冲，经过CD4060和双D触发器构成的T’触发器进行分频，利用74LS161作为计数器，显示器采用共阴极七段数码管。配合显示译码器74LS248来显示计数器输出的数字。本系统还有校时功能，通过经整形的尖脉冲对秒位、分位、时位进行校时。最后用电路仿真软件proteldxp绘制出数字钟的完整电路图。对数字电路的学习起到了良好的辅助作用。关键词：数字钟、晶振器、分频器、计数器、译码器、显示器Thesystemusessmall-scaleintegratedcircuithardwareconstitutesdigitalclock,crystaloscillatorgeneratedbythepulse,throughtheCD4060,anddualDflip-flopcomposedofT'flip-flopsforfrequencydivision,using74LS161asacounter,usingcommoncathodeseven-segmentdigitaldisplaytube.Decoder74LS248withtheshowtodisplaytheoutputofthedigitalcounter.Thesystemalsofeaturesschoolhours,throughtheplasticofthesharppulseofthesecondplacepointsposition,whenthebitforthecampus.Finally,circuitsimulationsoftwareproteldxpdrawacompletecircuitdigitalclock.Thestudyofdigitalcircuitsplayedagoodsupportingrole.Keywords:digitalclock,crystaloscillators,frequencydivider,counter,decoder,display目录

第一章概论……………………11.1数字电子钟电路设计的任务及要求………11.2设计思想与方案论证………4第二章选用硬件单元介绍……52.1集成电路CD4060简介………52.2共阴显示器LC5011-11简介………………62.3集成电路74LS248简介……62.4集成电路74LS161简介………72.5集成电路74LS00简介………8第三章组成电路设计介绍………83.1秒脉冲发生器电路设计……93.2时、分、秒计数电路设计…………………93.3译码显示电路设计…………103.4校时电路设计………………113.5 电路原理图……………………113.6 电路连接图……………………12第四章焊接与调试……………124.1焊接步骤…………………124.2调试方法……………………134.3 调试中出现的问题、原因分析及解决方法…13附录电路器材选用列表…………………13成果图………………14个人心得……………15概论数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。我们此次设计数字电子钟就是为了更好的掌握数字电子钟的原理，从而掌握数字逻辑电路的应用，学会制作数字电子钟。通过对数字电子钟的设计进一步的了解各种中小规模集成电路的作用及实用方法。由于数字电子钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理、使用方法与应用。1.1数字电子钟电路设计的任务及要求1.1.1简述数字钟一般以下几个部分组成包括由石英晶振和分频器组成的秒脉冲发生器；校时电路；六十进制分、秒计数器；二十四进制计时计数器；秒、分、时的译码显示部分等。秒脉冲发生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器实现。将标准秒脉冲送入“秒计数器”，“秒计数器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天对24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的状态经七段显示译码器译码，通过六位LED七段显示器显示出来。校时电路是用来对“时”、“分”、“秒”现实数字进行校对调整的。从而实现，具有“时”、“分”、“秒”的十进制数字显示、具有手动校时、校分的功能的数字电路。1.1.2数字电子钟设计任务本次课程设计采用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟。1.1.3设计要求设计要求：1．由晶振电路产生1Hz标准秒信号；2．分、秒为00～59六十进制计数器；3．时为00～23二十四进制计数器；4.可手动校时：能分别对时、分、秒进行单独校时，使其校正到标准时间。只要将开关置于手动；4．为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。1.2 设计思想与方案论证数字钟的原理框图时显示器时显示器时译码器时计数器分译码器分计数器分显示器秒显示器秒译码器秒计数器校时电路分频器振荡器图1-1要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使高频脉冲信号变成适合于计时的低频信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的频率是：60秒=1分，60分=1小时，这就需要分别设计60进制，24进制计数器。各计数器输出信号经译码器到数字显示器，使“时”，“分”、“秒”得以数字显示出来。值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。校时电路一般采用自动快速调整和手动调整，“自动快速调整”可利用分频器输出的不同频率的脉冲使显示时间自动快速调整时间。“手动调整”可利用手动的节拍调准显示时间。数字电子钟一般有以下几部分组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”、“分”、“秒”的十进制数字显示出来。“时”显示由24进制计数器、译码器和显示器构成，“分”、“秒”显示分别由60进制计数器、译码器和显示器构成。校时电路是用来对“时”、“分”、“秒”现实数字进行校对调整的。系统工作原理说明该电路系统由秒信号发生器、“时、分、秒”计数器、译码器、及显示器、校时电路、等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器实现。将标准秒信号送入“秒计数器”，“秒计数器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天对24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的状态经七段显示译码器译码，通过六位LED七段显示器显示出来。校时电路是用来对“时”、“分”、“秒”现实数字进行校对调整的。第二章选用硬件单元介绍2.1 集成电路CD4060简介CD4060是14位二进制串行计数器/分频器，采有DIP—16封装，工作电压+5V。其引脚下图1-2所示。它的内部有14级二分频器，但外部只有十个输出端，即Q4~Q10，Q12~Q14，其它四脚没有引出，因此CD4060只能得到十种分频系数，最小值为24，最大为214。0外接晶振,CP0是晶体振荡输出端，Cr=1时晶体停振。2.2 LTS547RLED简介LTS547R共阴数码管其内部实际上是一个八段发光二极管负极连在一起的电路，如图1-3所示。当在a.b……g、DP段加上正向电压时，发光二极管就亮。比如显示二进制数0101（即十进制数5），应使显示器的a、f、g、c、d段加上高电平就行了。2.3 集成电路74LS248简介74LS248是4线-7线译码器/驱动器。其逻辑功能见表1.1。它的基本输入信号是4位二进制数（也可以是8421BCD码），D、C、B、A，基本输出信号有七个：a、b、c、d、e、f、g。用74LS248驱动LC5011-11的基本接法如图所示。当输入信号从0000至111116种不同状态时，其相应的显示字形如表1.1所示。从表中可以看出，除了上述基本输入和输出外还有几个辅助输入、输出端，其辅助功能为：a.灭灯功能：只要BI/RBO置入0，则无论其它输入处于何状态，a～g各段均为0，显示器这时为整体不亮。b.灭零功能：当LT=1且BI/RBO作输出，不输入低电平时，如果RBI=1时，则在D、C、B、A的所有组合下，仍然都是正常显示。如果RBI=0时，DCBA≠0000时仍正常显示，当DCBA=0000时，不再显示0的字形，而是a、b、c、d、e、f、g各段输出全为0。与此同时，RBO输出为低电平。c.灯测试功能：在BI/RBO端不输入低电平的前提下，当LT=0时，则无论其它输入处于何状态，a～g段均为1，显示器这时全亮。常常用此法测试显示器的好坏。十进制或功能输入输出DCBAabcdefg0123456789101112131415灭灯灭零灯测试1111111111111111×101××××××××××××××××0×0000000100100011010001010110011110001001101010111100110111101111××××0000××××111111111111111100111111100110000110110111110010110011101101110111111110000111111111110110001101001100101000111001011000111100000000000000000000011111112.4 集成电路74LS161简介这一部分电路均使用中规模集成电路74LS161实现秒、分、时的计数，其中秒、分为六十进制，时为二十四进制。从图6中可发现，秒、分两组六十进制计数电路完全相同。当计数到59时，再来一个脉冲变成00，然后再重新开始计数。图中利用“异步清零”反馈到CR端，而实现个位十进制，十位六进制的功能。时计数器为二十四进制，当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，应该回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”在实际工程应用中，我们一般很少使用小规模的触发器去拼接而成各种计数器，而是直接选用集成计数器产品。例如74LS161是具有异步清零功能的可预置数4位二进制同步计数器。74LS193是具有带清除双时钟功能的可预置数4位二进制同步可逆计数器。图7为74LS161惯用逻辑符号和外引脚排列图。表1.2为74LS161的功能表。由表可知，74LS161具有下列功能：①=0，不管其它输入端为何状态，输出均为0。②=1，=0，在CP上升沿时，将D0～D3置入Q0～Q3中。③==1，若CTT=CTP=1，对CP脉冲实现同步计数。④==1，若CTP·CTT=0，计数器保持。进位CO在平时状态为0，仅当CTT=1且Q0～Q3全为1时，才输出1（CO=CTT·Q3·Q2·Q1·Q0）。74LS161的功能表状态功能输入输出CTPCTTCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1清零0××××××××0000置数10××↑d3d2d1d0d3d2d1d0计数保持1111↑××××110××××××11×0×××××计数保持注：CO=CTT、Q3、Q2、Q1、Q02.5 集成电路74LS00简介电路选用了集成电路74LS00，它的内部由四个与非门构成，是四2输入与非门。第三章组成电路设计介绍3.1 秒脉冲发生器电路秒信号发生器是数字电子钟的核心部分，它的精度和质量决定了数字钟的质量，通常用晶体振荡器产生32768Hz的脉冲经过整形、15次分频获得1Hz的脉冲。常用的电路图如下图所示图中振荡器电路由石英晶体、电阻、电容、CD4060和74LS74等元件组成。石英晶体产生的频率为f0=215Hz=32768Hz。石英晶体频率产生的频率通过CD4060的214次分频得到2Hz的频率，2Hz的频率再通过一个74LS74分频得到1Hz的频率。3.2 时、分、秒计数电路设计有了秒脉冲信号，则可以按照60S为1min，60min为1h，24h为一天来设定时、分、秒计数电路。分和秒计数器都是模为60的计数器，采用中规模集成电路计数器至少需要两片完成，因此我们可采用集成电路74LS161的实现。“秒”个位计数器的时钟CP信号是由秒脉冲发生器提供的周期为1s的脉冲信号，“分”个位计数器的CP信号是有秒计数器高位的清零端提供的进位信号，“分”计数器的进位信号由时计数器的清零端提供送至“时”个位计数器的CP端。秒、分的个位是十进制计数器，而十位则是六进制计数器，其计数规律为00—01—…—58—59—00…，当计满60时产生一个进位信号。时的个位是当十位是0或者1的时候是十进制的，当十位是2的时候，个位是4进制，当各位到达4，十位到达2的时候高位地位同时清零。即00—01—…—10—11—…—19—20—21—…—23—00，就是时计数器的二十四进制了。秒、分计数器的低位清零是由DCBA=1010即十进数10的时候将DB的信号通过一个与非门发出一个低电平接至低位的端，达到清零效果；秒、分计数器的高位清零时是由高位DCBA=0110时，将C,B的信号通过一个与非门发出一个低电平接至高位的端达到清零效果；秒、分计数器的低位向高位进位时是由低位的A分成两路通过一个与非门发出信号接至高位CP端，达到进位效果，当低位DCBA=1010时马上清零DCBA=0000，然后向高位发出高电平信号达到进位。时计数器的低位清零是由低位的DB信号的与非和高位B端和低位的C端的与非的与非控制的，当低位DCBA=1010时清零，或者低位DCBA=0100且高位DCBA=0010时清零；时计数器的高位清零是低位的C与高位的B输出的信号通过一个与非门控制高位清零，当低位DCBA=0100，高位DCBA=0010时达到高位清零；时计数器的进位与秒、分计数器的进位方式一致。3.3译码显示电路设计译码显示电路的功能是将“时”、“分”、“秒”计数器输出的四位二进制代码翻译并显示相应的十进制状态。显示器可用LED或LCD，本电路选用LED进行数字显示。通常译码器和显示器是配套使用的，如果选用共阴极发光二极管数码显示器LC5011--11，则译码显示电路可采用74LS248-7段译码驱动器。74LS248输出与LC5011--11每个发光二极管相对应的段数相连，即可实现电路功能，电路图如下图所示。校时电路设计开机接通电源时，由于日、时、分、秒为0值，所以，需要进行调整。置开关在手动位置，分别对时、分、秒进行单独计数，计数脉冲校时电路来产生单次脉冲。该电路中是由两个与非门构成R～S触发器，在开关左右拨动一次过程中，输出端Q依次被置0和1，产生单次脉冲，供计数器计数使用。全电路原理图3.6全电路连线图第二章选用硬件单元介绍4.1 焊接步骤焊接的步骤主要有三步：（1）烙铁头上先熔化少量的焊锡和松香，将烙铁头和焊锡丝同时对准焊点。（2）在烙铁头上的助焊剂尚未挥发完时，将烙铁头和焊锡丝同时接触焊点，开始熔化焊锡。（3）当焊锡浸润整个焊点后，同时移开烙铁头和焊锡丝。焊接顺序：把每个元器件焊接到板上，然后把秒、时、分的显示线路分别焊接出来，然后再焊接1Hz脉冲发生器和单脉冲发生器，最后把开关的线路连上，最后把所有VCC和GND链接出来。调试方法1．将电路VCC总线接5V电源，GND总线接地，观察数码管是否全亮。2.时校、分校、秒校开关都往上拨，这时，电路产生的连续1HZ脉冲将接入秒个位时钟端，观察各个数码管显示是否连续正确跳变，即秒个位跳变速度是否为1HZ，各个数码管的进位是否常。在测跳变速度是否为1HZ时，可以将电路产生的连续1HZ脉冲与标准1HZ脉冲共同接到两个发光二极管上，观察两发光二极管是否同步变化。3.拨动开关，分别对秒、分、时进行校时，拨动校时开关，观察校时是否正常。4.用校时开关将时间调至23：59：00，接入1HZ脉冲，如果一分钟后时间变成00:00:00，则说明功能正常。4．3 调试中出现的问题、原因分析及解决方法1．数码管显示不正常，通过万用表的检查，发现数码管的引脚短接。2．秒位进位不正常，计数器与非门之间连接有误。3．电路产生的1Hz脉冲过快，在晶振和10引脚之间要接一个150KΩ的电阻才能正常产生1HZ脉冲。附录：实验中使用的元器件元器件名称型号数量共阴显示器LTS547R6译码器74LS2486计数器74LS1616与非门电路74LS004D触发器74LS741分频器CD40601电容22PF2电阻22MΩ110KΩ2150KΩ1单刀双置开关无4晶振327681成果图个人心