苏州科技学院集成电路设计方案实验

个人资料整理 仅限学习使用实验一 芯片基本结构测试实验目的：1、了解芯片的基本结构2、掌握微分析设备显微镜的使用3、掌握集成电路反向设计中的图片提取实验内容：观察芯片的表面结构。实验要求：<1）装好的芯片，并用在显微镜下观察记录芯片形貌。<2）拼合拍摄下来的芯片表面图，还原原始芯片整体图。实验原理：参照显微镜结构，利用 CCD数字图像系统显示微观图形。实验仪器：VM3000显微镜、IBM服务器计算机、晶圆样品、镊子等常用工具实验步骤：<1）连接好显微镜系统。<2）打开电源启动计算机、显示仪和显微仪。<3）放置好晶圆样品。<4）显微镜粗调焦距。<5）显微镜细调焦距。<6）控制显微镜载物台，进行扫描观察芯片表面结构，并用计算机保存各块图像<7）打印所有图片并拼合。实验报告：(1>实验目的；<2）实验内容；<3）所用仪器设备；<4）实验步骤；<5）图片拼合总体图；<6）小结。<每个小组交一份报告）个人资料整理 仅限学习使用实验二 CMOS电路版图设计实验目的：1、学习CMOS电路的版图设计方法和设计流程。2、学习版图设计软件 L-edit使用。3、理解CMOS电路中MOS器件的纵向结构和工艺流程。4、掌握P阱CMOS工艺下的设计规则。5、设计CMOS电路中异或门的逻辑结构和版图。实验内容：1、设计CMOS电路中异或门的电路能够实现同或逻辑功能，2、设计的版图满足 P阱CMOS电路的λ版图设计规则。实验原理：1、异或门逻辑功能：Y=A⊕BABY0002、P阱CMOS工艺下CMOS电路版图结011构(反相器为例>1011103、P阱CMOS工艺的λ设计规则个人资料整理 仅限学习使用实验仪器与器件：微型计算机版图设计软件L-edit。个人资料整理 仅限学习使用实验步骤：1、学习P阱CMOS工艺的λ设计规则2、在L-edit环境下设置图层结构、栅格尺寸和设计规则。3、设计异或门逻辑结构和版图草图；4、设计编辑出异或门的版图文件。思考题：<1）CMOS电路结构有何特点；<2）MOS管级联在版图中如何实现。实验报告：<1）实验目的；<2）实验原理；<3）实验环境要求；<4）电路图设计结果；<5）版图设计结果<6）小结实验三CMOS电路的参数测试个人资料整理 仅限学习使用实验目的1、 掌握CMOS电路的逻辑功能和器件的使用规则2、 学会CMOS电路主要参数的测试方法实验原理1、CMOS电路是将N沟道MOS晶体管和P沟道MOS晶体管同时用于一个电路中，成为组合二种沟道MOS管性能的更优良的集成电路。CMOS集成电路的主要优点是：（1）功耗低，其静态工作电流在A数量级，是目前所以数字集成电路中最低的，而TTL器件的功耗则大得多。（2）高输入阻抗，通常大于，远高于TTL器件的输入阻抗。（3）接近理想的传输特性，输出高电平可达电源电压的99.9%以上，低电平可达电源电压的0.1%以下，因此输出逻辑电平的摆幅很大，噪声绒容限很高。（4）电源电压范围广，可在+2V~+7V范围内正常运行。（5）由于有很高的输入阻抗，要求驱动电流很小，约0.1微安，输出电流在+5V电源下约为500微安，远小于TTL电路，如以此电流来驱动同类门电路，其扇出系数将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS电路的扇出系数一般取10~20.2、CMOS门电路逻辑功能尽管CMOS与TTL电路内部结构不同，但他们的逻辑功能完全一样。本实验结果参考反相器74HC04的基本静态参数。3、 CMOS电路的使用规则由于CMOS电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。CMOS电路的使用规则如下：<1） 接电源正极， 接电源负极<通常接地），不得反接。<2）所有输入端一律不准悬空个人资料整理 仅限学习使用闲置输入端的处理方法： a）按照逻辑要求，直接接 <与非门）或 <或非门）。b>在工作频率不高的电路中，允许输入端并联使用。<3）输出端不允许直接与 或 连接，否则将导致器件损坏。<4）在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。<5）所有的测试仪器必须良好接地；实验设备与器件1、+5V直流电源 2、双踪示波器3、连续脉冲源 4、直流数字电压表5、直流毫安表 6、CMOS反相器样品7、芯片测试台实验内容1. 测试一个CMOS反相器的 、 、 、 <单位：mA）0.001 0.001 0.001 0.001测试一个CMOS反相器的传输特性<一个输入端作为信号输入）。<单位：V）Vi00.10.20.30.40.50.60.70.80.9Vo<+）5.025.025.025.025.025.015.015.015.015.01Vo<-）5.025.025.025.025.025.025.025.025.025.02Vi1.01.11.21.31.41.51.61.71.81.9Vo<+）5.015.015.025.015.015.025.025.025.025.02Vo<-）5.015.025.025.015.015.025.023.163.032.97个人资料整理 仅限学习使用Vi2.02.12.22.32.42.52.62.72.82.9Vo<+）3.022.882.852.822.752.672.622.622.592.54Vo<-）2.902.912.862.822.782.732.702.622.572.48Vi3.03.13.23.33.43.53.63.73.83.9Vo<+）2.472.412.362.250.000.000.000.000.000.00Vo<-）0.000.000.000.000.000.000.000.000.000.00Vi4.04.14.24.34.44.54.64.74.84.9Vo<+）0.000.000.000.000.000.000.000.000.000.00Vo<-）0.000.000.000.000.000.000.000.000.000.00测试一个CMOS反相器的功耗特性<一个输入端作为信号输入）。实验报告1、整理实验结果，用坐标纸画出传输特性曲线。2、根据实验结果，并判断被测电路的功能好坏。实验4多功能寄存器设计个人资料整理 仅限学习使用实验目的：掌握现代数字系统的设计流程和设计方法。掌握数字逻辑功能模块的仿真技巧。掌握硬件描述语言 VerilogHDL进行编程。掌握熟悉系统仿真软件 ModelSim的应用。实验内容：用VeilogHDL语言设计四位移位寄存器，要求具有复位、置数、左移、右移以及加法计数及减法计数功能。实验原理：寄存器时能够存储一组二进制数的功能电路，在不同的控制信号作用下，能够具有保持、置数及其它行为功能。多能移位寄存器除了具有传统意义上的移位寄存其功能以外还可以扩展有计数器功能。即在复位信号作用下，进行复位，停止复位后，在置数信号作用下，能对寄存器进行置数，停止置数后在时钟信号作用下，实现逐位移位功能，在功能转换后实现计数器功能。对应的功能表及其示意图如下。M_ctlQ3Q2Q1Q0CoCLKresetF_ctlCLK×0×××00000reset寄存器模块Co↑1000Q3Q2Q1Q00F_ctlQ↑1001DirQ3Q2Q10M_ctl↑1010Q2Q1Q0Dil0D↑1011D3D2D1D00↑1100Q3Q2Q1Q00DirDil↑110132101*QQQQ+1注：1*=Q3Q2Q1Q0↑1110Q3Q2Q1Q0-12*↑1111D3D2D1D002*=功能仿真是编辑设置输入的变化信号，调用电路模块通过仿真工具得到对应的输出信号波形。输入信号波形既可以用图形法编辑，也可以用硬件描述语言描述，其核心是具有输入的信号的所有可能情况及其行为变化过程。本实验是用 ModelSim 进行仿真，因此要采用硬件描述语言编写testbench。有关ModelSim使用见使用说明。实验报告：个人资料整理 仅限学习使用<1）程序编写；<2）程序编译；<3）testbenh程序设计编写<4）ModelSim下仿真<5）结果分析及其结论实验五系统仿真设计个人资料整理 仅限学习使用实验目的：学习数字系统中TestBench设计和仿真软件ModelSim的使用。实验内容：设计多功能寄存器/串并行乘法器等模块的的仿真 TestBench。实验要求