1位全加器实验报告_第1页
1位全加器实验报告_第2页
1位全加器实验报告_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

浙江万里学院实验报告成绩成绩：教师：施炯课程名称：可编程逻辑器件应用实验名称：全加器的设计专业班级：通信姓名：黄文龙学号：2010014139实验日期：2011.3.29一、实验目的：1．掌握QuartusII软件使用流程。2．熟悉AlteraDE2实验板的开关按键模块，LED显示模块。二、实验内容：在QuartusII软件中使用vhdl语言和原理图输入法设计并实现一个1位全加器。三、实验结果：1.半加器VHDL程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYf_adderIS port(x,y,cin:inbit;cou,sum:outbit);endf_adder;ARCHITECTUREdfOFf_adderISsignals1:bit;signalc1:bit;signalc2:bit;begins1<=(xxory);c1<=(xandy);c2<=(s1andcin);sum<=(s1xorcin);cou<=(c1orc2);enddf;2.全加器原理图由2个半加器组成一个全加器2.仿真结果以及说明输入y为1，输入y为10ns的时钟，cin为20ns的时钟。则在x，y，cin只有1个为1时，和sum为1，进位con为0；在x，y，cin只有2个为1时，和sum为0，进位con为1，在x，y，cin有3个为1时，和sum为1，进位con为1。3.程序下载及运行情况说明在x，y，cin只有1个为1时，和sum为1（红灯亮），进位con为0（绿灯不亮）在x，y，cin只有2个为1时，和sum为0（红灯不亮），进位con为1（绿灯亮）在x，y，cin有3个为1时，和sum为1（红灯亮），进位con为1（绿灯亮）四、实验总结：通过这次实验学习并且掌握了QuartusⅡ开发平台的基本使用，学

人人文库> 全部分类> 应用文书 > 作业报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论