半导体制造技术期末复习

...wd......wd......wd...微电子期末复习集成电路开展历史：1947年。贝尔实验室，点接触晶体管，1956年诺贝尔物理奖。1948年W.Shockley提出结型晶体管概念1950年第一只NPN结型晶体管1959年第一个集成电路集成电路--将多个电子元件〔晶体管、二极管、电容、电阻、电抗等〕集成到〔硅〕衬底上。集成电路的制造步骤：1硅片制备2硅芯片制造〔重点〕3硅片测试/拣选4装配与封装5终测关键尺寸(CD)：集成电路中半导体器件能够加工的最小尺寸。它是衡量集成电路设计和制造水平的重要尺度，关键尺寸越小，芯片的集成度越高，速度越快，性能越好。摩尔定律：Moore定律是在1965年由INTEL公司的GordonMoore提出的，其内容是：硅集成电路按照4年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小30%，IC工作速度提高1.5倍等开展规律开展。单晶硅：单晶硅，也称硅单晶，具有根本完整的点阵构造的晶体。不同的方向具有不同的性质，是一种良好的半导材料。1用高纯度的多晶硅在单晶炉内拉制而成2纯度要求到达99.9999％，甚至到达99.9999999％以上。用于制造半导体器件、太阳能电池等3半导体市场中95%以上的半导体器件及99%以上的集成电路用硅多晶硅：1：多晶硅硬度介于锗和石英之间，室温下质脆，切割时易碎裂2：主要用做半导体的原料，是制做单晶硅的主要原料，可作各种晶体管、整流二极管、可控硅、太阳能电池、集成电路、电子计算机芯片以及红外探测器等。非晶硅：非晶硅是一种直接能带半导体，它的构造内部有许多所谓的“悬键〞，也就是没有和周围的硅原子成键的电子，这些电子在电场作用下就可以产生电流，并不需要声子的帮助，因而非晶硅可以做得很薄，还有制作本钱低的优点。单晶硅的制备方法主要有：1：CZ法〔直拉法〕2：悬浮区熔法〔CF法〕其本质都是把熔融硅冷却成硅晶体CZ法：1：CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型的固体硅锭,85%以上的单晶硅是采用CZ法生长,籽晶为所需晶向的单晶硅。直拉法目的：实现均匀掺杂和复制籽晶构造，得到适宜的硅锭直径，限制杂质引入；关键参数：拉伸速率和晶体旋转速度。直拉法长单晶硅工艺过程:引晶，收颈，放肩，等径生长，收尾，冷却，晶棒直拉法〔CZ法〕生长单晶的特点：优点：1:所生长的单晶的直径较大、本钱相对较低2:通过热场调整及晶转，埚转等工艺参数的优化，可较好控制电阻率径向均匀性缺点：石英坩埚内壁被熔硅侵蚀及石墨保温加热元件的影响，易引入氧碳杂质，不易生长高电阻率单晶。改良直拉生长法-磁控直拉技术：原理：在CZ法生长单晶的根基上对坩埚内的熔体施加磁场，由于半导体熔体是良导体，在磁场作用下受到与其运动方向相反作用力，于是熔体的热对流受到抑制。因而，除磁体外，主体设备如单晶炉等并无大的差异。优点：1.减少温度波动2.减轻熔硅与坩埚作用3.使粘滞层厚度增大；4.降低了缺陷密度和氧含量硅单晶掺杂：1. 在拉制单晶的过程中，在熔体中参加一定量的掺杂剂，就可以对单晶进展掺杂。对于硅来说，常用的P型掺杂剂是硼〔B〕，而N型掺杂剂则是磷〔P〕。2. 在掺杂过程中，晶体中的杂质浓度与熔体中的杂质浓度会有差异，用分凝系数〔SegregationCoefficient〕来表示k0=Cs/Cl，其中Cs和Cl分别是固体和熔体中的杂质平衡浓度。单晶生长中的杂质分布：由于分凝系数的存在，导致单晶生长过程中，熔体中的杂质浓度会不断变化，进而导致单晶中的杂质浓度也会不断变化。假设熔体中的杂质浓度是均匀的，则单晶中的杂质浓度可用下式表示：Cs=k0C0(1-X)k0-1其中：Cs是单晶中的杂质浓度；C0是熔体中的初始杂质浓度；k0是分凝系数；X是熔料中已结晶局部的重量比。例：采用CZ法生长的硅单晶顶端硼原子浓度为3×1015/CM3，那么当熔料90%已经结晶，剩下10%开场生长时，该处生长的硅单晶中硼浓度是多少根据公式s=k00(1-)01有：s(x=0)=k00=3×1015/cm3则s(x=0.9)=k00×0.102=4.75×1015/cm3硅中的晶体缺陷：缺陷密度-在每平方厘米硅片上产生的缺陷数目点缺陷：原子层面的局部缺陷位错：错位的晶胞层错：晶体构造的缺陷硅片定位边标识：常用的硅片：CMOS电路Ptype〔Borondoped〕〔100〕晶向电阻率：10~50Ω•cmBJT〔111〕晶向外延层：在单晶衬底上生长的薄层单晶层，其晶体构造与衬底一致，导电类型、掺杂浓度和厚度可根据需要而定外延从广义上讲时一种化学气相沉积，它是利用气〔或液〕态的硅化合物在加热的硅衬底上与氢气反响或自身分解反响，并以单晶形式淀积在硅衬底上的过程。SiO2在IC中的应用：1：器件和电路的保护层或钝化膜硅片外表生长一层二氧化硅膜可保护器件内部不受外界影响，提高器件稳定和可靠性。钝化的前提是膜层质量要好，如果二氧化硅膜中含有大量离子或针孔，非但不能起到钝化作用，反而会造成器件不稳定。2：某些器件的重要组成局部MOS管的绝缘栅材料在MOS管中，常以二氧化硅膜作为栅极，这是因为二氧化硅的电阻率高，介电强度大，几乎不存在漏电流。绝缘栅要求极高，因为Si-SiO2界面十分敏感〔指电学性能〕，SiO2必须具有高质量。〔2〕电容器的介质材料SiO2介电常数为3~4，击穿电压较高，电容温度系数小，这些性能决定了它是一种优质的电容器介质材料，所以常用作集成电路中的电容器材料。二氧化硅生长方法简单3：用作阻挡杂质注入或扩散进入硅中的掩膜二氧化硅膜起掩蔽作用的两个条件： 〔1〕厚度足够〔2〕所选杂质在二氧化硅中的扩散系数要比在硅中的扩散系数小得多。随着温度升高、扩散时间延长，杂质有可能会扩散穿透二氧化硅膜层，使掩蔽作用失效4：集成电路的隔离介质5：用于电极引线和硅器件之间的绝缘介质热氧化原理生长机理 一般认为有两种模式： 〔1〕氧或水汽直接穿过氧外表层上的氧化膜〔2〕在高温下，硅原子在二氧化硅界面处，不断夺取二氧化硅中的氧，生成新的氧化膜，使得外表处仍是硅与氧进行氧化，相当于氧原子进入硅中，或硅原子逐步扩散到外表持前一观点的人多热氧化经历步骤〔1〕氧化剂从气体内部以扩散形式穿过附面层运动到气体与二氧化硅界面；〔2〕氧化剂以扩散方式穿过二氧化层，到达二氧化硅与硅界面；〔3〕氧化剂在硅外表与硅反响生成二氧化硅〔4〕反响副产物离开界面热氧化生长速率——描述氧化物在硅片上生长的快慢氧化物生长模型是由迪尔〔Deal〕和格罗夫〔Grove〕开展的线性-抛物线性模型：SiO2的生长快慢将由氧化剂在二氧化硅的扩散速度以及与Si反响速度中较慢的一个因素来决定。即由扩散控制和外表化学反响速率来决定.当氧化时间很短时，氧化服从线性规律，此时SiO2的生长速率主要由外表化学反响来决定x=(BA),BA是线性速率系数当氧化时间较长时，氧化服从抛物线型规律，此时SiO2的生长速率主要由氧化剂在SiO2中的扩散快慢来决定x=(t^0.，B是抛物线速率系数影响氧化速率的因素:压强对氧化速率的影响 晶向对氧化速率的影响 掺杂对氧化速率的影响 掺氯对氧化速率的影响干氧氧化〔Dryxidtion)Si(s)+2(g)=Si2(s)湿氧〔t〕/水汽氧化〔Seamxidtion〕Si(s)+2H2O(g)=Si2(s)+2H2(g)这两种反响都在700～1200之间进展水汽氧化比干氧氧化反响速率约高10倍STI---浅沟道隔离工艺LOCOS---硅的局部氧化技术薄膜：指某一维度尺寸远小于另外两维上的尺寸的固体物质。与衬底相比，薄膜非常薄。两种主要的淀积方式：化学气相淀积〔CVD〕：一种或数种物质的气体，以某种方式激活后，在衬底外表发生化学反响，并淀积出所需固体薄膜的生长技术。例如：APCVD,LPCVD,PECVD,HDPCVD,MOCVD2〕物理气相淀积〔PVD〕：利用某种物理过程实现物质的转移，即将原子或分子转移到衬底〔硅〕外表上，并淀积成薄膜的技术。例如：蒸发evaporation，溅射sputtering，分子束外延MBECVD反响的八个步骤：1〕反响物的质量传输2〕薄膜先驱物反响3〕气体分子扩散4〕先驱物的吸附5〕先驱物扩散到衬底6〕外表反响7〕副产物的吸附作用8〕副产物去除化学气相淀积速率1、质量传输限制淀积速率淀积速率受反响物传输速度限制，即不能提供足够的反响物到衬底外表，速率对温度不敏感〔如高压CVD〕。2、反响速度限制淀积速率淀积速率受反响速度限制，这是由于反响温度或压力过低〔传输速率快〕，提供驱动反响的能量缺乏，反响速率低于反响物传输速度可以通过加温、加压提高反响速度为了获得均匀的淀积速率〔厚度〕，需保证反响区温度均匀分布介质及其性能：一、介电常数：介电常数指材料在电场作用下存储电势能的有效性，代表介质作为电容的能力。〔一〕低K介质遇到的问题:芯片集成度提高，互连线宽和导线间距减小，电阻和寄生电容增大，导致RC信号延迟增加。低k介质作为层间介质优点：减少相邻导线间的电耦合损失，提高导线的传输速率。〔二〕高k介质为什么要引入高k介质〔1〕在DRAM存储器中引入高k介质，以提高存储电荷〔或能量〕密度，简化栅介质构造；〔2〕特征尺寸缩小，使栅氧厚度减小到几nm，出现问题:栅极漏电流增加多晶硅内杂质扩散到栅氧甚至衬底控制栅氧厚度在几纳米的难度较大。金属化：在绝缘介质膜上淀积金属膜以及随后刻印图形以形成互连金属线和集成电路的孔填充塞的过程。互连：由导电材料制成的连线将电信号传输到芯片的不同局部，也被用于芯片上器件和器件整个封装之间的金属连接。接触：芯片内部的器件与第一金属层间在硅外表的连接。通孔：穿过各种介质从某金属层到毗邻金属层形成电通路的开口。填充薄膜：用金属薄膜填充通孔以便在两层金属间形成电连接。铜大马士革构造双大马士革方法：在双层介质间刻蚀通孔和槽，接着淀积铜，然后采用化学机械抛光形成图形，这样就同时形成了金属层以及金属层之间的通孔连接。双大马士革方法的优点：1.防止金属刻蚀；2.金属线间无需再淀积填充介质和介质平坦化，双大马士革方法减少工艺步骤的20%—30%。金属淀积系统〔热蒸发、溅射〕真空蒸发镀膜：真空蒸发技术是对淀积薄膜的源材料施加热能或动能，使之分解为原子或原子的集合体，并输运到硅片外表后结合或凝聚在硅片外表而形成薄膜。两种蒸发方式：电阻加热蒸发，电子束蒸发。溅射：用高能粒子〔经电场加速的正离子〕冲击作为阴极的固态靶，靶原子与这些高能粒子交换能量后从外表飞出，淀积在作为阳极的硅片上，形成薄膜。离子溅射镀膜过程分为三步：1.真空中产生气体正氩离子，加速轰击负电的靶材。2.离子通过物理过程从靶上撞击出原子。3.溅射的原子迁移到硅片外表形成薄膜。在硅片制造业中常用的金属及合金：互连线-----铝，铝铜合金，铜阻挡层金属-----钛钨〔TiW〕、氮化钛〔TiN〕等金属填充物-----钨〔W〕、铝〔Al〕等光刻的定义：光刻是一种图形复印和化学腐蚀相结合的精细外表加工技术。光刻工艺流程：1)清洗硅片2)预烘和打底胶3〕涂胶4〕前烘5〕对准6〕曝光7〕后烘8〕显影9〕坚膜10〕图形检测分辨率R－表征光刻精度。光刻时所能得到的光刻图形的最小尺寸。表示方法：每mm最多可容纳的线条数。〔或最细线条尺寸〕假设可分辨的最小线宽为L〔线条间隔也〕，则R＝1/(2)(mm1)或R=Kλ/NA〔μm〕---投影式曝光K1-系统常数,λ-波长,NA-数值孔径〔凸镜收集衍射光的能力〕提高①光学曝光－紫外，深紫外ⅰ〕光源：高压汞灯：紫外〔UV〕，300－450nm；i线365nm，h线405nm，g线436nm。准分子激光：深紫外〔DUV〕，180nm～330nm。KrF：λ=248nm；ArF：λ=193nm；F2激光器：λ=157nm。曝光方式〔曝光机〕遮蔽式曝光：1〕接触式：硅片与光刻版严密接触2〕接近式：硅片与光刻版保持5-50μm间距。投影式曝光：利用光学系统，将光刻版的图形投影在硅片上下一代曝光方法②电子束曝光：λ＝几十---100Å；优点：分辨率高；不需光刻版〔直写式〕；缺点：产量低〔适于制备光刻版〕③X射线曝光：λ＝2---40Å，软X射线；X射线曝光的特点：分辨率高，产量大。④极短紫外光〔EUV〕：λ＝10—14nm；刻蚀工艺的种类湿法刻蚀：采用化学溶液，借助化学反响腐蚀硅片中无光刻胶覆盖的局部，要求光刻胶有较强的抗蚀能力。湿法腐蚀具有各向同性，造成侧向腐蚀。限制了器件尺寸向微细化开展，用于特征尺寸较大的刻蚀。干法刻蚀：把硅片外表曝露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反响(或这两种反响)，从而去掉曝露的外表材料。湿法腐蚀的缺点〔1〕湿法腐蚀是各向同性，干法可以是各向异性〔2〕干法腐蚀能到达高的分辨率，湿法腐蚀较差〔3〕湿法腐蚀需大量的腐蚀性化学试剂，对人体和环境有害〔4〕湿法腐蚀需大量的化学试剂去冲洗腐蚀剂剩余物，不经济干法刻蚀：化学刻蚀〔各项同性，选择性好〕——等离子体激活的化学反应(等离子体刻蚀)原理：a.产生等离子体:刻蚀气体经辉光放电后，成为具有很强化学活性的离子及游离基--等离子体。b.等离子体活性基团与被刻蚀材料发生化学反响物理刻蚀〔各向异性好，选择性差〕——高能离子的轰击(溅射刻蚀)原理：a.形成能量很高的等离子体；b.等离子体轰击被刻蚀的材料，使其被撞原子飞溅出来，形成刻蚀。离子增强刻蚀〔各向异性，选择性较好〕——反响离子刻蚀原理：同时利用了溅射刻蚀和等离子刻蚀机制；物理性的离子轰击和化学反响相结合实现刻蚀。各向异性：各向异性，亦称“非均质性〞。物体的全部或局部物理、化学等性质随方向的不同而各自表现出一定的差异的特性。即在不同的方向所测得的性能数值不同。掺杂：是将一定数量和种类的杂质掺入到半导体中，以改变其电学性质，并使掺入的杂质数量和分布情况都满足要求。两种掺杂方式：扩散：掺杂总量及浓度分布受扩散时间和温度影响；形成特征尺寸较大；扩散温度较高，需氧化物或氮化物作为掩膜。离子注入：杂质总量及浓度分布受注入剂式量、能量和推结时间及温度决定。适于小特征尺寸的芯片。注入温度较低，常用光刻胶作为掩膜。R：射程〔range〕--------离子在靶内的总路线长度Rp：投影射程〔projectedrange〕---------