OFFSET约束的写法(OFFSET IN和OFFSET OUT)

OFFSET约束的写法(OFFSETIN和OFFSETOUT)1.OFFSET约束的写法Offset约束定义了外部时钟pad和与之相关的输入、输出pad之间的相对关系。这是一个基础的时序约束。Offset定义的是外部之间的关系，不能用在内部信号上。OFFSET约束写起来还是比较简单的，如OFFSET={IN|OUT}offset_time[units]{BEFORE|AFTER}clk_name[TIMEGRPgroup_name];offset_time:捕获时钟沿和数据起始时间之差，默认单位为ns，可以定义为ns、ps等BEFORE|AFTER：和本意类似clk_name：输入clockpadnet的层次化全称offset_time写多少取决于数据之间所需要的相对关系，另外，弄懂XST是如何分析时序关系也是十分重要的。2.OFFSETIN分析下面的式子是UG612中指出的时序要求需要满足的关系，看着可能不是太明白，但是结合例子分析就容易理解了。下面的式子给出的要求是Toffset_IN_BEFORE-(TData+TSetup-TClock)>0，实际上就对应着slack大于0。具体表述如下（分别为建立时间和保持时间要求）TData+TSetup-TClock<=Toffset_IN_BEFORE

where

TSetup=IntrinsicFlipFlopsetuptime

TClock=TotalClockpathdelaytotheFlipFlop

TData=TotalDatapathdelayfromtheFlipFlop

Toffset_IN_BEFORE=OverallSetupRequirementTClock-TData+Thold<=Toffset_IN_BEFORE_VALID

where

Thold=IntrinsicFlipFlopholdtime

TClock=TotalClockpathdelaytotheFlipFlop

TData=TotalDatapathdelayfromtheFlipFlop

Toffset_IN_BEFORE_VALID=OverallHoldRequirement文档中还提到了Holdtime的需求，建立时间和保持时间在上文有介绍。UG612这里是个大坑，给出了这个式子之后就再也没有讨论过holdtime了。之前的WP327（WP327部分内容错误，UG612有修正）倒是提到了这一点“TheOFFSETINrequirementvalueisusedasasetuptimerequirementoftheFPGAduringthesetuptimeanalysis.TheVALIDkeywordisusedinconjunctionwiththerequirementtocreateahold-timerequirementduringahold-timeanalysis.TheVALIDkeywordspecifiesthedurationoftheincomingdatavalidwindow,andthetiminganalysistoolsperformahold-timeanalysis.Bydefault,theVALIDvalueisequaltotheOFFSETtimerequirement,whichspecifiesazerohold-timerequirement.SeeFigure6."这一段介绍了holdtime的处理方法。如果指定了数据的VALID时间，那么holdtime的requirement是确定的，这样能够进行具体的分析；如果没有确定，那么默认认为hold-time的requirement是0。3.OFFSETIN举例SimpleExampleSlack:-0.191ns(requirement-(datapath-clockpath-clockarrival+uncertainty))

Source:reset(PAD)

Destination:my_oddrA_ODDR_inst/FF0(FF)

DestinationClock:clock0_ddr_bufgrisingat0.000ns

Requirement:3.000ns

DataPathDelay:2.784ns(LevelsofLogic=1)

ClockPathDelay:-0.168ns(LevelsofLogic=3)

ClockUncertainty:0.239ns上面的例子首先告诉我们，OFFSET_IN约束是3ns，也就是说对于输入数据在采样时钟沿前3ns有效。那么在触发器上能否正确采样取决于：触发器采样时钟延迟了-0.168，故多提前了-0.168ns；datapathdelay是2.784，故数据延迟2.784；源、目的端时钟关系为0，不变；不确定性带来坏的影响，有slack=3+（-0.168）-2.784-0.239+0；Phase-ShiftedExampleSlack:2.309ns(requirement-(datapath-clockpath-clockarrival+uncertainty))

Source:reset(PAD)

Destination:my_oddrA_ODDR_inst/FF0(FF)

DestinationClock:clock90_bufgrisingat2.500ns

Requirement:3.000ns

DataPathDelay:2.784ns(LevelsofLogic=1)

ClockPathDelay:-0.168ns(LevelsofLogic=3)

ClockUncertainty:0.239ns分析过程类似，不过我们注意到在定义的时候，相对值是clock，但是触发器采样的时钟是clk90（Destination）。这也就意味着我们多了一个clockarrivaltime，这个值是2.5ns。其余和上面的例子是一样的。那么回到之前的式子Toffset_IN_BEFORE-(TData+TSetup-TClock)>0；分析报告中的requirement实际上就是Toffset_IN_BEFORE，datapath包括了TData和TSetup，TClock实际上