signaltap进行逻辑分析使用方法实例演示

SignalTapII

LogicAnalyzer的使用1.SignalTapII简介2.SignalTapII简易使用方法3.SignalTapII使用注意点SignalTapII简介官方说法：SignalTapII嵌入逻辑分析仪集成到QuartusII设计软件中，能够捕获和显示设计中实时信号的状态，这样开发者就可以在整个设计过程中以系统级的速度观察硬件和软件的交互作用。利用FPGA中的资源形成嵌入式逻辑分析仪〔ELA〕，用以捕捉目标芯片内部信号节点的信息，而不影响原硬件系统的正常工作。ELA把采集到的数据经JTAG口传回计算机并显示。个人理解：

其实SignalTapII嵌入逻辑分析仪类似我们使用的示波器，用于实时显示器件输出波形以便于检验设计的正确性。使用SignalTapII测得的波形具有实测性，决定设计的成功与否。SignalTapII简介SignalTapII与Simulator比较：Simulator：显示的波形〔包括延时〕是计算所得，与实际波形难免有差异。SignalTapII：显示的波形〔包括延时〕就是实际波形。

SignalTapII简易使用方法根本流程从整个设计的角度：完成设计并编译工程建立SignalTapII(.stp)文件并参加工程配置STP文件编译并下载设计到FPGA在QuartusII软件中显示被测信号的波形在测试完毕后将该逻辑分析仪从工程中删除具体配置方法：1.设置采样时钟//决定了显示信号波形的分辨率2.设置被测信号//添加要观察的信号3.配置采样深度4.配置storagequalifier5.设置trigger//包括循环采样存储、连续存储两种模式

SignalTapII简易使用方法

实例分析对象：FFT设计软件：Quartusii10.1硬件平台：DE2-70

SignalTapII简易使用方法

1.建立.stp文件

应该先保证功能仿真已经通过再用SignalTap方法1方法2直接选择tools/SignalTapII-LogicAnalyzer

SignalTapII简易使用方法SignalTapII

界面

DataSetup

SignalTapII简易使用方法1.设置采样时钟点击Clock栏后面的BrowseNodeFinder按钮，翻开NodeFinder对话框。在Filter列表中选择SignalTapⅡ:pre-synthesis点击List按钮，在NodesFound列表中选择作为采集时钟的信号注意：这里我们选用系统时钟作为采样时钟，其实只需要采样时钟频率高于被测信号的最高频率即可

决定了显示信号波形的分辨率

SignalTapII简易使用方法Pre-synthesis：该信号在对设计进行Analysis&Elaboration操作以后存在，这些信号表示存放器传输级(RTL)信号。Post-fitting：该信号在对设计进行物理综合优化以及布局、布线操作后存在。

SignalTapII简易使用方法

2．设置被测信号在Filter列表中选择SignalTapⅡ:pre-synthesis双击setup空白区进入notefinder界面

SignalTapII简易使用方法3．配置采样深度决定了被测信号波形显示的时间长度注意：如果参数设置太大，硬件资源可能不够

SignalTapII简易使用方法4.配置storagequalifierSignaltap的使用消耗了器件内部的memory，为了有效利用这些memory.storagequalifier的配置十分关键。简单的说就是可以让设计者有选择的存储某些或者某段信号的内容，当然这个特性并不是说减少了Memory的使用，而是在定制完SignalTap后在当下消耗的Memory里如何有效的、更好的展现信号全部特征。

SignalTapII简易使用方法4.配置storagequalifier先举个例子1、Continuous默认设置即所有选取信号被采样存储。2、InputPort选择任何信号作为写使能信号，可以是内部信号也可以是外部引脚，就如第二幅图所示，当使能信号为高时存储，如以下图所示只有被使能的信号被存储

SignalTapII简易使用方法4.配置storagequalifier3、Transitional采样信号只在被选择信号发生变化的时候存储改变StrorageEnable时工程需要重新编译，改变TransitionalEnable时不需要重新编译4、Conditional采样信号只在被选择信号定义的逻辑为真的时候才被存储

SignalTapII简易使用方法4.配置storagequalifier5、Start/Stop跟Conditional类似，很好理解，基于两个设置好条件，一个开始一个停止，满足开始条件就开始存储，满足停止条件就是结束存储6、State-based最后一种就是基于状态机触发流程，这是一种更完备的控制何时以及如何来存储采样信号。以上资料来源：

SignalTapII简易使用方法5.配置Trigger

包括triggerflowcontrol、triggerposition、triggercondition

SignalTapII简易使用方法5.配置TriggerTriggerflowcontrol也即触发顺序控制，包括了Sequential〔顺序触发〕和state-based(状态触发)。通常都选用顺序触发。Triggerposition

用以配置触发事件发生前后的采样点数。由于memory大小有限，不能无限存储历史数据。Pretriggerposition：保存触发信号发生之前的信号状态信息(88％触发前数据，12％触发后数据)；Centertriggerposition：保存触发信号发生前后的数据信息，各占50％；Posttriggerposition：保存触发信号发生之后的信号状态信息(12％触发前数据，88％触发后数据)；

SignalTapII简易使用方法5.配置TriggerTriggercondition

也即触发级别。提供了10级触发，使得触发条件更为精确

一般调试选用一级触发就可以了。

SignalTapII简易使用方法

下面以FFT作为实例给出具体的操作步骤1.建立.stp文件2.选择系统时钟频率作为采样频率3.Sampledepth设置为2K4.Storagequalifier/Type设置为Continuous(默认)5.Trigger保持默认值……rst_nout_flagOrder_output_im

SignalTapII简易使用方法

6.分析设计中需要观察的信号DATA

SignalTapII简易使用方法

设置触发条件至此已经完全设置完毕，保存文件后对整个quartus工程进行综合。

SignalTapII简易使用方法综合完毕后，连接好DE2-70，上电。重新翻开.stp文件，会自动检测到目标器件。Signaltap右上角：点击选择.sof文件后点击open。再点将嵌入了逻辑分析仪的配置文件下载到目标器件中。

SignalTapII简易使用方法下面就可以进行逻辑分析了。1.之前我们一直在setup界面配置，