计算机体系结构知识历年试题(2004-2008.11-有答案)

四计算机体系结构历年试题上午真题2004年5月题目●若某个计算机系统中I/O地址统一编址，访问内存单元和I/O设备是靠__（46）__来区分的。

（46）A.数据总线上输出的数据B.不同的地址代码C.内存与I/O设备使用不同的地址总线D.不同的指令●在中断响应过程中，CPU保护程序计数器的主要目的是__（47）__。

（47）A.使CPU能找到中断服务程序的入口地址B.为了实现中断嵌套

C.为了使CPU在执行完中断服务程序时能回到被中断程序的断点处D.为了使CPU与I/O设备并行工工作●在32位的总线系统中，若时钟频率为1000MHｚ，总线上5个时钟周期传送一个32位字，则该总线系统的数据传送速率约为__（48）__兆字节/秒。

（48）A．200B.600C.800D.1000

●现有四级指令流水线，分别完成取指、取数、运算、传送结果四步操作。若完成上述操作的时间依次为9ns,10ns,6ns,8ns。则流水线的操作周期应设计为__（49）__ns.

(49)A.6B.8C.9D.10●从基本的CPU工作原理来看，若CPU执行MOVR1，R0指令（即将寄存器R0的内容传送到寄存器R1中），则CPU首先要完成的操作是__（50）__（其中PC为程序计数器，M为主存储器；DR为数据寄存器；IR为指令寄存器；AR为地址寄存器）。

（50）A.(R0)→R1B.PC→ARC.M→DRD.DR→IR●若磁盘的写电流波形如下图所示：图中(1)波形的记录方式是__（51）__；(2)波形的记录方式是__（52）__。

（51）A.调频制（FM）B.改进调频制（MFM）C.调相制（PE）D.不归零制（NRZ）

（52）A.调频制（FM）B.改进调频制（MFM）C.调相制（PE）D.不归零制（NRZ）2004年11月题目●内存按字节编址，地址从A4000H到CBFFFH，共有__(1)__字节。若用存储容量为32K×8bit的存储芯片构成该内存，至少需要__(2)__片。

（1）A.80KB.96KC.160KD.192k（2）A.2B.5C.8D.10●中断响应时间是指__(3)__。

（3）A.从中断处理开始到中断处理结束所用的时间B.从发出中断请求到中断处理结束后所用的时间

C.从发出中断请求到进入中断处理所用的时间D.从中断处理结束到再次中断请求的时间●若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是t取指=2ns;t分析=2ns;t执行=1ns，则100条指令全部执行完毕需__(4)__ns。

（4）A.163B.183C.193D.203●在单指令流多数据流计算机(SIMD)中，各处理单元必须__(5)__。

（5）A.以同步方式，在同一时间内执行不同的指令B.以同步方式，在同一时间内执行同一条指令

C.以异步方式，在同一时间内执行不同的指令D.以异步方式，在同一时间内执行同一条指令●单个磁头在向盘片的磁性涂料层上写入数据时，是以__(6)__方式写入的。

（6）A.并行B.并－串行C.串行D.串－并行●容量为64块的Cache采用组相联方式映像，字块大小为128个字，每4块为一组。若主存容量为4096块，且以字编址，那么主存地址应该为__(7)__位，主存区号为__(8)__位。

（7）A.16B.17C.18D.19（8）A.5B.6C.7D.82005年5月题目●在计算机中，最适合进行数字加减运算的数字编码是_____(1)_____，最适合表示浮点数阶码的数字编码是____(2)____。供选择的答案：

（1）A．原码B．反码C．补码D．移码（2）A．原码B．反码C．补码D．移码●如果主存容量为16M字节，且按字节编址，表示该主存地址至少应需要___(3)___位。供选择的答案：

A．16B．20C．24●操作数所处的位置，可以决定指令的寻址方式。操作数包含在指令中，寻址方式为___(4)___；操作数在寄存器中，寻址方式为_____(5)_____；操作数的地址在寄存器中，寻址方式为____(6)_____。

供选择的答案：

（4）A．立即寻址B．直接寻址C．寄存器寻址D．寄存器间接寻址

（5）A．立即寻址B．相对寻址C．寄存器寻址D．寄存器间接寻址

（6）A．相对寻址B．直接寻址C．寄存器寻址D．寄存器间接寻址

●三个可靠度R均为0.8的部件串联构成一个系统，如图所示。串联系统则该系统的可靠度为___(7)____供选择的答案：

A.0.240B.0.512C2005年5月网络工程师15～16题

数据存储在磁盘上的排列方式会影响I/O服务的总时间。假设每磁道划分成10个物理块，每块存放1个逻辑记录。逻辑记录R1，R2，…，R10存放在同一个磁道上，记录的安排顺序如表15-2所示：假定磁盘的旋转速度为20ms/周，磁头当前处在R1的开始处。若系统顺序处理这些记录，使用单缓冲区，每个记录处理时间为4ms，则处理这10个记录的最长时间为___（15）___；若对信息存储进行优化分布后，处理10个记录的最少时间为___（16）___。

供选择的答案

（15）A．180msB．200msC．204msD．220ms（16）A．40msB．60msC．100msD．160ms2005年11月题目●阵列处理机属于___(1)___计算机。供选择的答案：

(1)A.SISDB.SIMDC.MISDD.MIMD●采用___(2)___不能将多个处理机互连构成多处理机系统。供选择的答案：

(2)A.STD总线Ｂ.交叉开关Ｃ.PCI总线D.Centronic总线●某计算机系统的可靠性结构是如下图所示的双重串并联结构，若所构成系统的每个部件的可靠度为0.9，即R=0.9，则系统的可靠度为___(3)___。图1供选择的答案：

(3)A.0.9997B.0.9276C.0.9639D.0.6561若每一条指令都可以分解为取指、分析和执行三步。已知取指时间t取指=5△t,分析时间t分析=2△t，执行时间t执行=5△t。如果按顺序方式从头到尾执行完500条指令需___(4)___△t。如果按照[执行]k、[分析]k+1、[取指]k+2重叠的流水线方式执行指令，从头到尾执行完500条指令需___(5)___△t。

供选择的答案：

(4)A.5590B.5595C.6000D.6007(5)A.2492B.2500C2006年5月题目●两个同符号的数相加或异符号的数相减，所得结果的符号位SF和进位标志CF进行___(1)___运算为1时，表示运算的结果产生溢出。(1)A．与B．或C．与非D．异或●若浮点数的阶码用移码表示，尾数用补码表示。两规格化浮点数相乘，最后对结果规格化时，右规的右移位数最多为___(2)___位。

(2)A．1B．2C．尾数位数D．尾数位数-1●高速缓存Cache与主存间采用全相联地址映像方式，高速缓存的容量为4MB，分为4块，每块1MB，主存容量为256MB。若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为3.27ns，则该高速缓存的命中率为___(3)___%。若地址变换表如下所示，则主存地址为8888888H时，高速缓存地址为___(4)___H。0123地址变换表38H88H59H67H(3)A.90B.95C.97D.99(4)A.488888B.388888C.288888●若某\o"企业应用商务机@V"计算机系统是由500个元器件构存构成的串联系统，且每个元器件的失效率均为10-7/H，在不考虑其他因素对可靠性的影响时，该计算机系统的平均故障间隔时间为___(5)___小时。

(5)A．2×104B．5×104C.2×105D．5×105●某指令流水线由5段组成，各段所需要的时间如下图所示。连续输入10条指令时的吞吐率为___(6)___。

(6)A．10/70ΔtB．10/49ΔtC．10/35ΔtD．10/30Δt2006年11月题目●若内存按字节编址，用存储容量为32K×8比特的存储器芯片构成地址编号A0000H和DFFFFH的内存空间，至少需要（1）片（1）A.4B.6C.8D.10●某计算机系统由下列部件构成，假设每个部件千小时可靠度R均为0.9，则该系统的千小时可靠度为（2）（2）A.0.882B.0.951C.0.9D.0.99●设指令由取指、分析、执行三个子部件组成，每个子部件的工作周期均为△t，采用常规标量单流水线处理机。若连续执行10条指令，则共需时间为（3）△t。（3）A.8B.10C.12D.14●某计算机的时钟频率为400MHZ,测试该计算机的程序使用4种类型的指令，每种指令的数量及所需指令时钟数（CPI）如下表所示，则该计算机指令的平均时钟数为（4），该计算机的运算速度约为（5）MIPS。（4）A.1.85B.1.93C.2.36D.3.75（5）A.106.7B.169.5C.207.3D.216.2●某计算机指令字长为16位，指令有双操作数、单操作数和无操作数三种格式，每个操作数字段均用6位二进制数表示，该指令系统共有m条（m<16）条双操作数指令，并存在无操作数指令。若采用扩展操作码技术，那么最多还可设计出（6）条单操作数指令。（6）A.26B.（24-m）×26-1C.（24-m）×26D.（24-m）×（26-1）2007年5月试题●不属于计算机控制器中的部件。(1)A.指令寄存器IRB.程序计数器PCC.算术逻辑单元ALUD.程序状态字寄存器PSW●在CPU与主存之间设置高速缓冲存储器Cache，其目的是为了（2）A．扩大主存的存储容量B．提高CPU对主存的访问效率C．既扩大主存容量又提高存取速度D．提高外存储器的速度●下面的描述中，不是RISC设计应遵循的设计原则。(3)A.指令条数应少一些B.寻址方式尽可能少C.采用变长指令，功能复杂的指令长度长而简单指令长度短D.设计尽可能多的通用寄存器●某系统的可靠性结构框图如下图所示。该系统由4个部件组成，其中2、3并联冗余，再与两部件1、4部件串联构成。假设部件1、2、3的可靠度分别为0.90、0.70、0.70，若要求该系统的可靠度不低于0.75，则进行系统设计时，分配给部件4的可靠度至少应为答案c●指令流水线将一条指令的执行过程分为四步，其中第1、2和4步的经过时间为△t，如下图所示。若该流水线顺序执行，50条指令共用153△t，并且不考虑相关问题，则该流水线的瓶颈第3步的时间为：(5)A.2B.32007年11月试题●在指令系统的各种寻址方式中，获取操作数最快的方式是（1）。若操作数的地址包含在指令中，则属于（2）方式。（1）A.直接寻址 B.立即寻址 C.寄存器寻址 D.间接寻址（2）A.直接寻址 B.立即寻址 C.寄存器寻址 D.间接寻址●系统响应时间和作业吞吐量是衡量计算机系统性能的重要指标。对于一个持续处理业务的系统而言，（3），表明其性能越好。（3）A.响应时间越短，作业吞吐量越小B.响应时间越短，作业吞吐量越大C.响应时间越长，作业吞吐量越大 D.响应时间不会影响作业吞吐量●若每一条指令都可以分解为取指、分析和执行三步。己知取指时间t取指＝4△t，分（4）△t。如果按照流水方式执行，执行完100条指令需要（5）△t。（4）A.1190B.1195 C.1200D.1205（5）A.504B.507●若内存地址区间为4000H～43FFH，每个存贮单元可存储16位二进制数，该内存区域用4片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（6）。（6）A.512×16bitB.256×8bitC.256×16bitD.1024×8bit●若某计算机系统由两个部件串联构成，其中一个部件的失效率为7×10－6/小时。若不考虑其他因素的影响，并要求计算机系统的平均故障间隔时间为105小时，则另一个部件的失效率应为（1）/小时。（1）A.2×10－5B.3×10－5C.4×10－6 D.3×10－62008年5月试题●在计算机体系结构中，CPU内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等。若CPU要执行的指令为：MOVR0,＃100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是（1）。(1)A.100→R0B.100→MDRC.PC→MARD.PC→IR●现有四级指令流水线，分别完成取指、取作的时间依次为数、运算、传送结果四步操作。若完成上述操9ns、10ns、6ns、8ns，则流水线的操作周期为：（2）ns（2）A6B8C9D10●内存按字节编址，地址从90000H到CFFFFH，若用存储容量为16K×８bit存储器芯片构成该内存，至少需要_（3）__片。（3）A2B4C8D16●CPU中的数据总线宽度会影响（4）。（4）A.内存容量的大小B.系统的运算速度C.指令系统的指令数量D.寄存器的宽度●利用高速通信网络将多台高性能工作站或微型机互连构成机群系统，其系统结构形式属于（5）计算机。（5）A.单指