大学课程《数字电子技术基础》试题及答案

大学课程《数字电子技术基础》试题及答案一、填空题时序逻辑电路1.所谓时序逻辑电路是指电路的输出不仅与当时的有关，而且与电路的有关。答：输入，历史状态2.含有触发器的数字电路属于

逻辑电路。答：时序3.计数器按照各触发器是否同时翻转分为式和式两种。答：同步，异步4.某计数器状态转换图如图,该电路为________进制计数器。答：55.某计数器的输出波形如图1所示，该计数器是进制计数器。答：56.N个触发器可以构成最大计数长度（进制数）为的计数器。答：2N7．若要构成七进制计数器，最少用个触发器，它有个无效状态。答：318.若要构成十进制计数器，至少用个触发器，它有个无效状态。答：469.串行传输的数据转换为并行传输数据时，可采用

寄存器。答：移位10.组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于计数器。答：同步11.组成计数器的各个触发器的状态，在时钟信号到达时不能同时翻转，它属于计数器。答：异步12.两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。答：10013．驱动共阳极七段数码管的译码器的输出电平为（）有效。答：低二、选择题时序逻辑电路1.时序逻辑电路中一定包含。A、触发器 B、组合逻辑电路C、移位寄存器 D、译码器答：A2.在同步计数器中，各触发器状态改变时刻（）。A、相同B、不相同C、与触发器有关D、与电平相同答：A3.同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关答：B4.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000—0111001000101001100100010100111001011101115.某计数器的状态转换图如右：其计数的容量为()A．8B.5C.4D.3答：B6．同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关答：B7.在移位寄存器中采用并行输出比串行输出。A.快B.慢C.一样快D.不确定答：A8.在同步计数器中，各触发器状态改变时刻（）。A、相同B、不相同C、与触发器有关D、与电平相同答：A9.8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。A.1B.2C.4D.8答：D10.同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关答：B000001010000001010011100101110111其计数的容量为()A．八B.五C.四D.三答：B12.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000—0111答：A13.四个触发器组成的环行计数器最多有()个有效状态。A.4B.6C.8D.16答：A14.N个触发器可以构成最大计数长度（进制数）为的计数器。A.NB.2C.N2D.2N答：D15.如图时序电路的初始状态为，经过两个时钟脉冲作用后其状态为（）。A、B、C、D、答：B16.某计数器由四个触发器组成，触发器时钟脉冲及输出端、、、的波形如图所示，高位到低位依次是到，则该计数器是（）计数器。A、十二进制加法B、十二进制减法 C、十进制加法D、十一进制加法答：C17.如果触发器的次态仅取决于CP（）时输入信号的状态，就可以克服空翻。A.上升（下降）沿B.高电平C.低电平D.无法确定答：A18.下列电路中，不属于时序电路的是（）移位寄存器②触发器③一位全加器④十进制计数器答：③19.一个移位寄存器初态为0000，若输入始终为1，则经过4个移位脉冲后其状态为（）0001②0111③1110④1111答：④20.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--0111答：A21.如图所示时序逻辑电路为（）。移位寄存器 （b）同步二进制加法计数器(c)异步二进制减法计数器(d)异步二进制加法计数器答：A22.如图所示逻辑电路为（）。同步二进制加法计数器异步二进制加法计数器同步二进制减法计数器异步二进制减法计数器答：B23.某时序逻辑电路的波形如图所示，由此判定该电路是（）。(a)二进制计数器 (b)十进制计数器(c)移位寄存器(d)五进制计数器答：B三、判断题时序逻辑电路1.计数器除了能对输入脉冲进行计数，还能作为分频器用。(√)2.同步时序电路具有统一的时钟CP控制。(√)3.时序逻辑电路的输出状态与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。（√）4.同步时序逻辑电路中的无效状态是由于状态表没有达到最简所造成的。（×）5.二进制计数器既可实现计数也可用于分频。（√）6.计数器的模是指构成计数器的触发器的个数。（×）7.异步时序电路是各级触发器类型不同。（×）8.二进制计数器既可实现计数也可用于分频。（√）9.利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（√）10.时序电路不含有记忆功能的器件。（×）四、分析及画图题时序逻辑电路1．如图所示电路，假设两个触发器的初始状态均为0态，根据输入的波形画出输出波形。

解：1、（3分）波形图2.画出如图所示同步时序电路的Q0、Q1端的时序图，初始时刻Q0、Q1均为低电平。解：3.已知电路如图所示，试分析电路的功能(1)写出各触发器驱动方程和状态方程(2)画状态图(3)说出该电路的功能解：（１）Ｊ1＝Ｋ１＝１Ｑ3nＱ２nＱ１nＱ3n+1Ｑ2n+1Ｑ１n+1０００００１００１０１００１００１１０１１１００１０００００１０１０１０１１００１０１１１０００Ｊ２＝Ｋ２＝Ｑ１nＪ３＝Ｑ１nＱ２nＫ３＝１Ｑ１n+1=Ｑ2n+1=Ｑ１n⊕Ｑ２nＱ3n+1=（２）状态图：（3）该电路为同步五进制加法计数器，具有自启动功能。4．如图所示电路，CLK为时钟脉冲，Y为输出，请写出电路的驱动方程、状态方程和输出方程，画出状态转换图，判断电路能否自启动。解：（10分）5.已知电路如图所示，试分析电路的功能(1)写出各触发器驱动方程和状态方程(2)

画出状态图(3)

说出该电路的功能（1）Ｊ1＝Ｋ１＝１Ｊ２＝Ｋ２＝Ｑ１nＪ３＝Ｑ１nＱ２nＫ３＝１Ｑ１n+1=Ｑ2n+1=Ｑ１n⊕Ｑ２nＱ3n+1=(共3分)（２）列状态表、状态图：（3分）Ｑ3nＱ２nＱ１nＱ3n+1Ｑ2n+1Ｑ１n+1０００００１００１０１００１００１１０１１１００１０００００１０１０１０１１００１０１１１０００（3）该电路为同步五进制加法计数器，具有自启动功能。6.分析如图所示的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十进制计数器74160的功能如附表所示。74160的功能表:工作状态×0×××置零↑10××预置数×1101保持×11×0保持(但C=0)↑1111计数解：电路采用同步置数法，其状态转换图为：电路是七进制计数器7.分析下图所示时序电路写出各触发器的驱动方程写出各触发器的状态方程画出状态转换表和状态转换图（初始状态Q3Q2Q1=000）说明其功能。解:（1）各触发器的驱动方程（3分）J1=J2= Q1J3=Q2Q1K1=1K2==Q1+Q3K3=Q2(2)各触发器的状态方程（3分）(3)画出状态转换表、状态转换图（2分）QQ3Q2Q1Q3n+1Q2n+1Q1n+1000001001010010011011100100101101110110000111000111001000100111001000100010010110101011110101011该计数器是具有自启动能力的模4计数器。(4)功能：为七进制加法计数器，能自启动。（2分）8.分析图中的电路，说明它是多少进制计数器？并回答：若将图中与非门G的输出改接至Rd端，而令LD=1，电路变为几进制？（4分）74LS161的功能表:工作状态×0×××置零↑10××预置数×1101保持×11×0保持(但C=0)↑1111计数解:当计数器从0000计数至1001时产生置数信号，在CP脉冲的作用下，置成0000，所以该计数器为十进制计数器。（2分）若将图中与非门G的输出改接至Rd端，而令LD=1，电路在第九个CP脉冲的作用下清零，变为九进制。（2分）9.74161组成的电路如图所示，分析电路，并回答以下问题：（1）画出电路的状态转换表和状态转换图（Q3Q2Q1Q0）；（2）说出电路的功能。（74161的功能见表）。解：（1）状态转换表：（3分）Qn3Qn2Qn1Qn0Qn+13Qn+12Qn+11Qn+10000000010001001000100011001101000100010101010110011001110111100010001001100110101010101110110000状态转换图：0000000000010010001101000101011001111000100110101011Q3Q2Q1Q0（2）功能：11进制计数器。从0000开始计数，当Q3Q2Q1Q0为1011时，通过与非门异步清零，完成一个计数周期。（2分）10．分析如图所示由边沿JK触发器组成的时序逻辑电路，写出电路的驱动方程、状态方程，输出方程，画出状态转换图。（7分）解：驱动方程（2分）： J1=K1=1 J2=K2=状态方程（2分）： 输出方程（1分）：状态转换图（2分）0000111001Q2Q111.如图所示电路，CLK为时钟脉冲，Y为输出，请写出电路的驱动方程、状态方程和输出方程，列出状态转换表，画出状态转换图，说明电路的功能，判断电路能否自启动。解：①写方程组：驱动方程：状态方程：将驱动方程代入JK触发器的特性方程中，得到电路的状态方程:同步时序电路，时钟方程省去。输出方程：②画状态转换图③说明电路功能这是一个同步七进制加法计数器，能自启动。12.集成计数器CT74161构成的计数器电路如下图所示