根据DDS的数字移相信号发生器

_EDA 课程设计课题名称_基于DDS的数字移相信号发生器专 业_ 电子信息工程____ __班 级_____ ______ ___ __ __学 号_姓 名_ ____成 绩_____ ____________ _指导教师___ _ ______2014年5月7日_一、课程设计目的 3二、设计任务 3三、工作原理及模块分析 31、频率预置与调节电路 42、累加器 43、波形存储器 54、D/A转换器 5四、相关程序 51、加法器 5（1）ADD10 5（2）ADD32 72、寄存器 9（1）REG10B 9（2）REG32B 113、ROM 134、主程序 16五、仿真结果： 20六、引脚配置和下载 20七、实验心得 22_一、课程设计目的1、进一步熟悉QuartusⅡ的软件使用方法；2、熟悉利用VHDL设计数字系统并学习LPM_ADD_SUB、LPMROM、LPM_FF的使用方法；感谢阅读3、学习FPGA硬件资源的使用和控制方法；4、掌握DDS基本原理，学习利用此原理进行信号发生器的设计感谢阅读二、设计任务完成10位输出数据宽度的频率可调的移相正弦信号发生器，通过按键调节频率和初始相位，实现相位和频率可调的正弦信号发生器谢谢阅读三、工作原理及模块分析直接数字频率合成器（DDS）是通信系统中常用到的部件，利用DDS可以制成很有用的信号源。与模拟式的频率锁相环PLL相比，它有许多优点，突出为（1）频率的切换迅速；（2）频率稳定度高。谢谢阅读一个直接数字频率合成器由相位累加器、波形ROM、D/A转换器和低通滤波器构成。DDS的原理框图如下所示：感谢阅读频率预置与调节电路

K累加器N位波形存储器S（n）D/A转换器S（t）低通滤波器累加器波形存储器D/A转换器低通滤波器N位D位fc图1直接数字频率合成器原理图其中K为频率控制字，fc为时钟频率，N为相位累加器的字长，D为ROM数据位及D/A转换器的字长。相位累加器在时钟fc的控制下以步长K作为累加，输出N位二进制码作为波形ROM的地址，对波形ROM进行寻址，波形精品文档放心下载_ROM输出的幅码S（n）经D/A转换器变成梯形波S（t）,再经低通滤波器平滑后就可以得到合成的信号波形了。合成的信号波形形状取决于波形ROM中存放的幅码，因此用DDS可以产生任意波形。本设计中直接利用D/A转换器得到输出波形，省略了低通滤波器这一环节。谢谢阅读1、频率预置与调节电路不变量K被称为相位增量，也叫频率控制字。DDS方程为：f0=fcK/2n,f0为输出频率，fc为时钟频率。当K=1时，DDS输出最低频率（也既频率分辩率）为fc/2n感谢阅读DDS的最大输出频率由Nyguist采样定理决定，即fc/2,也就是说K的最大值为2n-1.因此，只要N足够大，DDS可以得到很细的频率间隔。要改变DDS的输出频率，只要改变频率控制字K即可。谢谢阅读2、累加器相位累加器的原理图如下图N位相位量化序列频率控制字K加法器寄存器N位N位fc图2 相位累加器原理图相位累加器由N为加法器与N位寄存器级联构成。每来一个时钟脉冲fc，加法器将频率控制字与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端，寄存器将加法器在上一个时钟作用后所产生的下数据反馈到加法器的输入端；以使加法器在下一个时钟作用下继续频率控制字进行相加。这样，相位累加器在时钟的作用下，进行相位累加，当相位累加器累加满量时，就产生一次溢出，完成一个周期性的动作，这个周期应为uk=2n/GCD（2N;k）,其中GCD表示最大公约数。谢谢阅读_3、波形存储器用相位累加器输出的数据作为波形存储器的取样地址进行波形的相位——幅值转换，即可在给定的时间上确定输出的波形的抽样幅值。N位的寻址ROM相当于把00---3600的正弦信号离散成具有2n样值的序列，若波形ROM有D位数据位，则2n个样值的幅值以D位二进制数值固化在ROM中，按照地址的不同可以输出相宜相位的正弦信号的幅值。相位----幅值变换原理图如下所谢谢阅读示。相位量化序列 地N位 址

波形ROM

数正弦幅度量化序列D位图3相位-幅度变换原理图4、D/A转换器D/A转换器的作用是把已经合成的正弦波的数字量转换成模拟量，正弦幅度量化序列S（n）经D/A转换后变成了包络为正弦波的阶梯波S（t）,S(t)的周期为T=uk*Tc.。需要注意的是，频率合成器对D/A转换器的分辨率有一定的要求，D/A转换器的分辨率越高，合成的正弦波S（t）台阶数就越多，输出波形的精度也就越高。精品文档放心下载四、相关程序1、加法器（1）ADD10LIBRARYieee;USEieee.std_logic_1164.all;精品文档放心下载LIBRARYlpm;USElpm.all;ENTITYADD10ISPORT_(dataa :INSTD_LOGIC_VECTOR(9DOWNTO0);谢谢阅读datab :INSTD_LOGIC_VECTOR(9DOWNTO0);谢谢阅读result :OUTSTD_LOGIC_VECTOR(9DOWNTO0)谢谢阅读);ENDADD10;ARCHITECTURESYNOFadd10IS精品文档放心下载SIGNALsub_wire0:STD_LOGIC_VECTOR(9DOWNTO0);谢谢阅读COMPONENTlpm_add_subGENERIC(lpm_direction :STRING;lpm_hint :STRING;lpm_type :STRING;lpm_width :NATURAL);PORT(dataa:INSTD_LOGIC_VECTOR(9DOWNTO0);感谢阅读datab:INSTD_LOGIC_VECTOR(9DOWNTO0);精品文档放心下载result:OUTSTD_LOGIC_VECTOR(9DOWNTO0)精品文档放心下载);ENDCOMPONENT;BEGINresult <=sub_wire0(9DOWNTO0);精品文档放心下载lpm_add_sub_component:lpm_add_sub精品文档放心下载GENERICMAP(lpm_direction=>"ADD",lpm_hint=>"ONE_INPUT_IS_CONSTANT=NO,CIN_USED=NO",精品文档放心下载lpm_type=>"LPM_ADD_SUB",谢谢阅读lpm_width=>10)PORTMAP_(dataa=>dataa,datab=>datab,result=>sub_wire0);ENDSYN;（2）ADD32LIBRARYieee;USEieee.std_logic_1164.all;谢谢阅读LIBRARYlpm;USElpm.all;ENTITYADD32ISPORT(dataa :INSTD_LOGIC_VECTOR(31DOWNTO0);感谢阅读datab :INSTD_LOGIC_VECTOR(31DOWNTO0);感谢阅读result :OUTSTD_LOGIC_VECTOR(31DOWNTO0)感谢阅读);ENDADD32;ARCHITECTURESYNOFadd32IS精品文档放心下载SIGNALsub_wire0:STD_LOGIC_VECTOR(31DOWNTO0);精品文档放心下载COMPONENTlpm_add_subGENERIC_(lpm_direction :STRING;lpm_hint :STRING;lpm_type :STRING;lpm_width :NATURAL);PORT(dataa:INSTD_LOGIC_VECTOR(31DOWNTO0);感谢阅读datab:INSTD_LOGIC_VECTOR(31DOWNTO0);精品文档放心下载result:OUTSTD_LOGIC_VECTOR(31DOWNTO0)感谢阅读);ENDCOMPONENT;BEGINresult <=sub_wire0(31DOWNTO0);感谢阅读lpm_add_sub_component:lpm_add_sub谢谢阅读GENERICMAP(lpm_direction=>"ADD",lpm_hint=>"ONE_INPUT_IS_CONSTANT=NO,CIN_USED=NO",感谢阅读lpm_type=>"LPM_ADD_SUB",精品文档放心下载lpm_width=>32_)PORTMAP(dataa=>dataa,datab=>datab,result=>sub_wire0);ENDSYN;2、寄存器（1）REG10BLIBRARYieee;USEieee.std_logic_1164.all;谢谢阅读LIBRARYlpm;USElpm.all;ENTITYREG10BISPORT(clock :INSTD_LOGIC;data :INSTD_LOGIC_VECTOR(9DOWNTO0);感谢阅读q :OUTSTD_LOGIC_VECTOR(9DOWNTO0)精品文档放心下载);_ENDREG10B;ARCHITECTURESYNOFreg10bIS感谢阅读SIGNALsub_wire0:STD_LOGIC_VECTOR(9DOWNTO0);谢谢阅读COMPONENTlpm_ffGENERIC(lpm_fftype :STRING;lpm_type :STRING;lpm_width :NATURAL);PORT(clock :INSTD_LOGIC;q :OUTSTD_LOGIC_VECTOR(9DOWNTO0);感谢阅读data :INSTD_LOGIC_VECTOR(9DOWNTO0)精品文档放心下载);ENDCOMPONENT;BEGIN<=sub_wire0(9DOWNTO0);lpm_ff_component:lpm_ff精品文档放心下载GENERICMAP(_lpm_fftype=>"DFF",lpm_type=>"LPM_FF",lpm_width=>10)PORTMAP(clock=>clock,data=>data,q=>sub_wire0);ENDSYN;（2）REG32BLIBRARYieee;USEieee.std_logic_1164.all;精品文档放心下载LIBRARYlpm;USElpm.all;ENTITYREG32BISPORT(clock :INSTD_LOGIC;_data :INSTD_LOGIC_VECTOR(31DOWNTO0);感谢阅读q :OUTSTD_LOGIC_VECTOR(31DOWNTO0)谢谢阅读);ENDREG32B;ARCHITECTURESYNOFreg32bIS谢谢阅读SIGNALsub_wire0:STD_LOGIC_VECTOR(31DOWNTO0);精品文档放心下载COMPONENTlpm_ffGENERIC(lpm_fftype :STRING;lpm_type :STRING;lpm_width :NATURAL);PORT(clock :INSTD_LOGIC;q :OUTSTD_LOGIC_VECTOR(31DOWNTO0);精品文档放心下载data :INSTD_LOGIC_VECTOR(31DOWNTO0)精品文档放心下载);ENDCOMPONENT;BEGINq <=sub_wire0(31DOWNTO0);感谢阅读_lpm_ff_component:lpm_ffGENERICMAP(lpm_fftype=>"DFF",lpm_type=>"LPM_FF",lpm_width=>32)PORTMAP(clock=>clock,data=>data,q=>sub_wire0);ENDSYN;3、ROMLIBRARYieee;USEieee.std_logic_1164.all;精品文档放心下载LIBRARYaltera_mf;USEaltera_mf.all;ENTITYROMIS_PORT(address :INSTD_LOGIC_VECTOR(9DOWNTO0);精品文档放心下载clock :INSTD_LOGIC;q :OUTSTD_LOGIC_VECTOR(9DOWNTO0)谢谢阅读);ENDROM;ARCHITECTURESYNOFromIS感谢阅读SIGNALsub_wire0:STD_LOGIC_VECTOR(9DOWNTO0);精品文档放心下载COMPONENTaltsyncramGENERIC(address_aclr_a :STRING;init_file :STRING;intended_device_family :STRING;感谢阅读lpm_hint :STRING;lpm_type :STRING;numwords_a :NATURAL;operation_mode :STRING;outdata_aclr_a :STRING;outdata_reg_a :STRING;widthad_a :NATURAL;_width_a :NATURAL;width_byteena_a :NATURAL);PORT(clock0:INSTD_LOGIC;address_a:INSTD_LOGIC_VECTOR(9DOWNTO0);谢谢阅读q_a:OUTSTD_LOGIC_VECTOR(9DOWNTO0)感谢阅读);ENDCOMPONENT;BEGIN<=sub_wire0(9DOWNTO0);altsyncram_component:altsyncram谢谢阅读GENERICMAP(address_aclr_a=>"NONE",init_file=>"LUT10X10.MIF",精品文档放心下载intended_device_family=>"Cyclone",感谢阅读lpm_hint=>"ENABLE_RUNTIME_MOD=YES,INSTANCE_NAME=NONE",感谢阅读lpm_type=>"altsyncram",numwords_a=>1024,operation_mode=>"ROM",outdata_aclr_a=>"NONE",谢谢阅读_outdata_reg_a=>"CLOCK0",感谢阅读widthad_a=>10,width_a=>10,width_byteena_a=>1)PORTMAP(clock0=>clock,address_a=>address,q_a=>sub_wire0);ENDSYN;4、主程序LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;精品文档放心下载USEIEEE.STD_LOGiC_UNSIGNED.ALL;谢谢阅读ENTITYDDS_SIN_YANGTIANJUN_CHENYAOSHUAIISPORT(CLK:INSTD_LOGIC;--系统时钟感谢阅读FWORD:INSTD_LOGIC_VECTOR(7DOWNTO0);--频率控制字谢谢阅读PWORD:INSTD_LOGIC_VECTOR(7DOWNTO0);--相位控制字精品文档放心下载FOUT: OUTSTD_LOGIC_VECTOR(9DOWNTO0);--可移相正弦信号输出谢谢阅读POUT:OUTSTD_LOGIC_VECTOR(9DOWNTO0);CLKOUT:OUTSTD_LOGIC);--参考信号输出精品文档放心下载_ENDDDS_SIN_YANGTIANJUN_CHENYAOSHUAI;精品文档放心下载ARCHITECTUREoneOFDDS_SIN_YANGTIANJUN_CHENYAOSHUAIISCOMPONENTREG32B--32位锁存器PORT精品文档放心下载(clock :INSTD_LOGIC;data :INSTD_LOGIC_VECTOR(31DOWNTO0);感谢阅读q :OUTSTD_LOGIC_VECTOR(31DOWNTO0)谢谢阅读);ENDCOMPONENT;COMPONENTREG10B --10位锁存器感谢阅读PORT(clock :INSTD_LOGIC;data :INSTD_LOGIC_VECTOR(9DOWNTO0);精品文档放心下载q :OUTSTD_LOGIC_VECTOR(9DOWNTO0)精品文档放心下载);ENDCOMPONENT;COMPONENTADD32--32位加法器PORT(dataa :INSTD_LOGIC_VECTOR(31DOWNTO0);感谢阅读_datab :INSTD_LOGIC_VECTOR(31DOWNTO0);感谢阅读result :OUTSTD_LOGIC_VECTOR(31DOWNTO0)谢谢阅读);ENDCOMPONENT;COMPONENTADD10 --10位加法器的设计谢谢阅读PORT(dataa :INSTD_LOGIC_VECTOR(9DOWNTO0);精品文档放心下载datab :INSTD_LOGIC_VECTOR(9DOWNTO0);感谢阅读result :OUTSTD_LOGIC_VECTOR(9DOWNTO0)谢谢阅读);ENDCOMPONENT;COMPONENTROM--10位地址10位数据正弦信号数据ROM感谢阅读PORT(address :INSTD_LOGIC_VECTOR(9DOWNTO0);感谢阅读clock :INSTD_LOGIC;q :OUTSTD_LOGIC_VECTOR(9DOWNTO0)感谢阅读);ENDCOMPONENT;SIGNALF32B,D32B,DIN32B:STD_LOGIC_VECTOR(31DOWNTO0);SIGNALP10B,LIN10B,SIN10B:STD_LOGIC_VECTOR(9DOWNT