实验4-数据通路-实验报告_第1页
实验4-数据通路-实验报告_第2页
实验4-数据通路-实验报告_第3页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

班级:计算机科学与技术3班学号:20230810310姓名:康小雪日期:2011-实验3存储器实验预习实验报告疑问:数据通路是干嘛的?数据通路如何实现其功能?实验书上的存储器局部总线开关接在高电平上,是不是错了?实验报告波形图:参数设置:Endtime:2.0usGridsize:100.0ns信号设置:clk:时钟信号,设置周期为100ns占空比为50%。bus_sel:sw|r4|r5|alu|pc_bus的组合,分别代表的是总线〔sw_bus〕开关,将存储器r4的数据显示到总线上,将存储器r5的数据显示到总线上,将alu的运算结果显示到总线上,将pc的数据打入AR中二进制输入,低电平有效。alu_sel:m|cn|s[3..0]的组合,代表运算器的运算符号选择,二进制输入,高电平有效。ld_reg:lddr1|lddr2|ldr4|ldr5|ld_ar的组合,分别表示将总线数据载入存放器r1,r2,r4,r5或AR中,二进制输入,高电平有效。pc_sel:pc_clr|ld|en的组合,分别代表地址计数器PC的清零〔pc_clr〕、装载〔pc_ld〕和计数使能信号〔pc_en〕,二进制输入,低电平有效。we_rd:信号we和rd的组合,分别代表对ram的读(we)与写(rd)的操作,二进制输入,高电平有效k:k[7]~k[0],数据输入端信号,十六进制输入。d:d[7]~d[0],数据输出中间信号,十六进制双向信号。d~result:d[7]result~d[0]result,最终的数据输出信号,十六进制输出。ar:ar[7]~ar[0],地址存放器AR的输出结果,十六进制输出。pc:pc[7]~pc[0],地址计数器PC的输出结果,十六进制输出。仿真波形以在01H单元中写入05H、02H单元中写入0AH并进行【〔A加B〕减〔非A与B〕加B】为例:初始状态:bus_sel=11111,alu_sel=00000,ld_reg=00000,pc_sel=100,we_rd=00,k=00H,总线上无数据,呈高阻态。读取01H单元的05A:置数法PC=01H:bus_sel=01111,pc_sel=101PC->AR:bus_sel=11110,ld_reg=00001读01H单元的数据放入R1中:bus_sel=11111,ld_reg=10000,we_rd=01读取02H单元的0AH:PC+1,PC->AR:bus_sel=11110,ld_reg=00001,pc_sel=111读01H单元的数据放入R2中:bus_sel=11111,ld_reg=01000,we_rd=01将地址加到03H:bus_sel=11110,ld_reg=00001,pc_sel=111验证数据并运算:bus_sel=11101读取R1中的数据:alu_sel=010000,得到R1=05H读取R2中的数据:alu_sel=101010,得到R2=0AH计算〔A加B〕结果存于R4中:alu_sel=011001,ld_reg=00100,结果为0FH计算〔非A与B〕结果存于03H单元中:alu_sel=100010,we_rd=10,结果为0AH计算〔〔A加B〕加B〕结果存于04H单元中:R4->R1:bus_sel=10111,ld_reg=10000PC+1,PC->AR:bus_sel=11110,ld_reg=00001,pc_sel=111计算〔〔A加B〕加B〕结果存于04H单元中:bus_sel=11101,alu_sel=011001,we_rd=10计算〔〔〔A加B〕加B〕减〔非A与B〕〕结果存于05H中:〔〔A加B〕加B〕->R1:bus_sel=11111,ld_reg=10000,we_rd=01〔非A与B〕->R2:PC=03H:k=03H,bus_sel=01111,pc_sel=101PC->AR:bus_sel=11110,ld_reg=00001〔非A与B〕->R2:bus_sel=11111,ld_reg=01000,we_rd=01PC=05H:PC=05H:k=03H,bus_sel=01111,pc_sel=101PC->AR:bus_sel=11110,ld_reg=00001〔〔〔A加B〕加B〕减〔非A与B〕〕结果存于05H中:bus_sel=11101,alu_sel=000110,we_rd=10最后结果为0FH。结论:本实验的设计能结合了运算器和存储器,能实现在mif文件中进行初始化,将固定地址单元中存储的数据读取到运算器中进行〔〔〔A加B〕加B〕减〔非A与B〕〕的运算并将结果存于指定的内存单元中,与实验要求一致,故电路设计正确。二、实验日志预习疑问解答:通路是干嘛的?在数字系统中,各个子系统通过数据总线连接形成的数据传送路径称为数据通路.2.通路如何实现其功能?在这次的实验中,数据通路主要是由运算器局部和存储器局部组成的,通过运算器的运算结合存储器在mif文件的中的操作进行数据的传输与存储,从而构成一个数据通路.错书上的存储器局部总线开关接在高电平上,是不是错了?事实证明没有接错.思考题:画数据通路电路图时,如何连结单一总线?如图:ALU模块的sw_bus依然连接bus_sel,存储器局部的sw_bus连接高电平.如何统一两个模块的总线输入端k[7..0]及inputd[7..0]?答:如图:输入放在运算器局部,存储器局部无输入,存储器局部的数据要么来自总线传输,要么从mif文件中读取.实验中遇到的问题:1.把之前的alu和ram的原理图拷到了当前工程下面。直接生成该工程的符号文件,连接起来,但是仿真有问题。几乎是在每一次和总线交换数据的时候都得不到正确的值。下面是解决的过程:我疑心是两个模块之间通过总线传输的数据没有传输成功,于是把alu模块的d引了一个输出端口d_alu,从ram模块的d引出了一个输出端口d_ram,在仿真波形图上,然后就可以看到了数据到达总线上了,而且这个时候d的值也能看到了,只是后面的最后一个读操作出来的数据不对,本来应该是写进去的07,但现在是17,再仿真就会变成别的数据。2.在连接电路图的时候,我以为存储器局部的sw_bus连在高电平上是错的,然后又连到了bus_sel[4],所以得到了上一个局部的仿真结果,后来不研究了一下那个高电平,发现是用来处理单一总线问题的,就改成了与书上一样的图,我以为上面出现的错误结果和这个有关,改了之后波形图有变化,但是,还是是错误的.但是在两种情况下功能仿真的结果都是正确的:问题解决了~原因是周期太短,计算结果还来不及存入到内存单元中,把写入内存的时间周期延长一个周期

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论