实验6-指导书-一个简单计算机的设计

实验六一个简单计算机的设计匹配课程代码及名称：070023计算机组成原理适用专业及本工程实验学时：计算机科学与技术4学时实验时间：2023-6-8 实验类型：提高型一、实验目的及要求掌握计算机的根本组成。掌握计算机的设计和调试步骤。掌握计算机组成部件的设计。掌握计算机各部件间的连接。掌握微程序的编制和调试。掌握简单计算机的测试方法。二、实验内容通过 前面5个实验，我们已经对数据选择器、移位器、加法器、运算器、存储器和微程序控制器有了一个比拟透彻的了解。在此根底上，本实验着手设计一个简单的计算机，图1给出了计算机的设计与调试步骤。→拟定指令系统→确定总体结构→逻辑设计→确定控制方式→编制指令流程→编制微程序→分调→统调↑图1计算机的设计和调试步骤1、拟定指令系统指令系统是设计计算机的依据，因此拟定指令系统非常重要，不仅涉及根本字长、指令格式、指令种类、寻址方式等内容，而且和计算机的总体结构密切相关。根本字长。实验系统中存储器3#RAM容量为256×8位，故根本字长只能设为8位。指令格式。指令格式有单字长指令和双字长指令两种，在双字长指令中，第二个字节一般定义为操作数或操作数地址，指令格式如下列图2所示。743210操作码OP源操作数目的操作数图2指令格式指令类型。指令类型有一地址、二地址和零地址指令。操作码OP共4位，最多可定义16条指令，如MOV、ADD…，数据的传送单位为8位，数据的传送范围为R→R、R→RAM、RAM→R。寻址方式。因指令字短，操作数字段仅两位，为简化硬件设计，将源操作数字段和目的操作数字段的寻址定义为不同的含义，如下表1所示。表1源操作数和目的操作数的寻址方式源操作数字段寻址方式目的操作数寻址方式00R000R101(R0)01(R1)10#10#11D11D其中，Ri表示操作数就在存放器中，即存放器寻址；〔Ri〕表示操作数地址在存放器中，即存放器间接寻址；#表示指令的第二个字节为操作数，即立即数寻址；而D表示指令的第二个字节为操作数的地址，即直接寻址。源操作数使用R0寻址，而目的操作数使用R1寻址，其目的就是为了简化运算器选择门的设计和缩短指令长度。2、确定总体结构计算机的总体结构主要包括加法器、选择器A和B、通用存放器R0和R1、程序计数器PC、指令存放器IR、地址存放器MAR、存储器RAM，以及各部件之间的连接线路，如下列图3所示。存放器的设置。R0、R1为通用存放器，IR为指令存放器，PC为程序计数器，MAR为地址存放器，上述存放器均为8位。加法器的设置。为简化设计，采用8位带串行进位的并行加法器。选择器的设置。连入A选择器的数据来源为RAM的读出数据和R0存放器的数据，而连入B选择器的数据来源为PC的数据和R1存放器的数据。图3计算机的总体结构数据通路。数据通路的设计在总体结构中是最重要的一个问题。本实验中的数据通路是以总线为根底、以CPU为核心构成的，下表2给出了不同操作对应的信息传送路径。表2信息传送路径操作信息传送路径取指令MACPIRRAM→选择器A→∑→BUS→IR送指令地址PBCPMARPC→选择器B→∑→BUS→MAR指令计数器PC+1PBc0cppcPC→选择器B→∑→BUS→PCR0→R1RACPR1R0→选择器A→∑→BUS→R1R1→RAMRBR1→选择器B→∑→BUS→RAM3、逻辑设计确定了计算机的总体结构后，便可开始各部件的逻辑设计和部件之间的连接，图3计算机的总体结构中，虚线框的RAM是1032E之外预先配置好的，无需设计。加法器的逻辑设计。加法器由八个一位全加器构成，全加器之间采用简单的串行进位，如下列图4所示，其中全加器的逻辑原理图如图5所示。图4八位串行进位加法器逻辑图图5一位加法器逻辑图选择器的设计。选择器A和选择器B的结构形式一样，如下列图6所示，在控制电位EN0和EN1的控制下，分别选择R0和R1的数据通过选择器，进入加法器。其中，EN0和EN1是互斥的，高电平有效。图6选择器逻辑图存放器的设计①不带复位的存放器。图3计算机的总体结构中，R0、R1为通用存放器，可存放操作数或结果、中间结果，每个存放器均由8个D触发器构成。在CPRi的作用下接收总线的数据送入存放器，输出连入选择器，其结构如图7所示。指令存放器IR的结构同通用存放器。图7不带复位的八位存放器逻辑图②带复位的存放器。图3计算机的总体结构中，地址存放器MAR是一个带复位的存放器，当有复位信号时，MAR清零，其逻辑图如图8所示。程序计数器的设计。程序计数器的结构同带复位的存放器，如图8所示，PC+1是通过加法器实现的，有复位信号时，计数器PC清零。图8带复位的八位存放器逻辑图[实验4]部件之间的连接。由图3计算机的总体结构可看出，部件之间的连接是采用以CPU为中心的总线连接方式。加法器的输出通过总线BUS连接到所有存放器和存储器的输入端，除指令存放器IR和地址存放器MAR的输出端外，其他部件的输出端分别送入选择器A和选择器B，计算机各部件的连线图如图9所示。图9计算机系统连线图4、确定控制方式控制命令确定信息的流向，不同的数据通路需要不同的控制命令。图3计算机的总体结构中，涉及了许多控制命令，如CPR0、CPMAR、MA、RB、等，这些命令该如何产生呢？通常有两种方式，即组合逻辑方式和微程序方式，本实验中采用微程序方式。微程序的执行方式采用增量、垂直方式。微程序控制器的结构。实验3中已讲过，微程序控制器主要由控制存储器ROM2#、ROM1#、微指令存放器μIR15~μIR8、μIR7~μIR0构成，而L15~L8和L7~L0那么用于显示微指令存放器μIR的内容。微程序控制器的时序。实验3中也讲过，微程序的时序如图10所示，每按一次单脉冲键P〔实验系统面板右下角的单脉冲键〕便产生一个负脉冲，该脉冲的作用是：①P脉冲的低电平用作控制存储器的读命令。②P脉冲的上升沿当作CPμIR将读出的微指令打入微指令存放器μIR。③P脉冲的上升沿使μPC＋1形成下一条微指令的地址。④脉冲的上升沿将形成的后继地址送微程序计数器μPC，同时将运算结果〔总线的数据〕送指定的存放器。图10微程序的时序微指令格式。微指令字长16位，即μIR15~μIR0。①微指令字段定义。下表3所示为微指令字段的定义。表3微指令字段的定义A选择器控制B选择器控制μIR15μIR14定义μIR13μIR12定义00备用00备用01RA01PB10MA10RB11备用11备用续表3微指令字段的定义输出分配μIR11μIR10μIR9定义μIR11μIR10μIR9定义000备用100CPIR001CPR0101CPMAR010CPR1110备用011CPPC111备用低位进位控制存储器读写控制μIR8定义μIR5μIR4定义0c0=0101c0=101后继微地址形成方式μIR2μIR1μIR0定义μIR2μIR1μIR0定义000备用111备用001PC+1顺序执行110备用010JP无条件转移，地址由IR15~IR8提供101YJP给定高四位，低四位按目的寻址方式转移011QJP高四位按操作码转移，低四位为0100MJP给定高四位，低四位按源寻址方式转移②微命令形成逻辑。微命令形成逻辑电路如图11所示。图11微指令形成逻辑上图11中的2-4译码器和3-8译码器的逻辑原理分别如图12、图13所示。③后继微地址产生逻辑。为简单起见，本实验只选择三种后继微地址生成方式，即增量方式、无条件转移方式、按操作码转移方式，其结构框图如图14所示。μPCEN↑微地址形成部件JPQJP↑↑操作码IR7~IR4微指令μIR15~μIR8图14后继微地址形成逻辑框图当EN=1时，微程序计数器μPC执行加1操作。当EN=0时，且JP=1时，无条件转移。当EN=0时，且QJP=1时，按操作码转移。微程序的编写为便于学习和理解，本实验仅对以下4条指令进行微程序设计。为简化微地址形成部件的控制逻辑，将按源操作数寻址转移和目的操作数寻址转移并入按操作码转移方式。这4条指令对应的程序、操作码二进制代码、微程序入口地址〔十六进制代码〕如下表4所示。表4四条指令对应的程序、操作码二进制代码及微程序入口地址程序操作码二进制代码微程序入口地址〔十六进制代码〕取指令入口：00HMOV105#，R0MOV10001MOV1入口：10HMOV201#，R1MOV20010MOV2入口：20HADDR0，R1ADD0011ADD入口：30HMOV3R1〔R0〕MOV30100MOV3入口：40H〔1〕指令执行流程。指令流程如下列图15所示。00↓RAM→IR↓PC+1→PC10↓20↓30↓40↓PC→MARPC→MARR0+R1→R1R0→MAR↓↓↓↓PC+1→PCPC+1→PCPC→MARR1→MAR↓↓↓↓RAM→R0RAM→R1JPPC→MAR↓↓↓PC→MARPC→MARJP↓↓JPJP图15四条指令的执行过程〔2〕编制微程序根据指令执行过程和微指令格式，就可以开始编制微程序。指令流程中每一个流程对应一条微指令，结合图3计算机的总体结构，写出这个流程中所对应的数据通路的控制命令。如RAM→IR所需的控制命令为MA、、CPIR，并在下表5中相应位置填“1〞，不需要的命令填“0〞。另外，每一条微指令都要确定下一条微指令地址的生成方式，四条指令对应的全部微程序如表5所示。微操作微地址μIR15μIR14μIR13μIR12μIR11μIR10μIR9μIR8μIR7μIR6μIR5μIR4μIR3μIR2μIR1μIR0十六进制代码A选择B选择输出分配C0RDWR转移方式ROM2#ROM1#RAM→IR0010001000001000018821PC+1→PC0100010111000000011701QJP10IR8IR7IR6IR500000000001100030PC→MAR1000011010000000011A01PC+1→PC1100010111000000011701RAM→R01210000010001000018221PC→MAR1300011010000000011A01JP1400000000000000100002PC→MAR2000011010000000011A01PC+1→PC2100010111000000011701RAM→R12210000100001000018421PC→MAR2300011010000000011A01JP2400000000000000100002R0+R1→R13001100100000000016401PC→MAR3100011010000000011A01JP3200000000000000100002R0→MAR4001001010000000014A01R1→MAR4100100000000100012011PC→MAR4200011010000000011A01JP4300000000000000100002表5四条指令对应的微程序5、分调将模式开关置于分调，1032E系统和单片机系统在数据通路上完全被阻断，可独立进行操作。〔1〕1032E系统实验系统中所有的开关和发光二极管〔除L15~L0〕均随意编程用作数据输入和状态显示。选择系统结构中典型部件进行功能测试看是否满足要求，假设有错改之。其中，典型部件有：选择器A、带复位的存放器MAR、不带复位的存放器R0和程序计数器PC。在部件设计无错、连线无错、1032E的管脚定义无错时，模式开关置统调后，将适配生成的下载文件下载到1032E中。单片机系统微程序经过检查无误后，将模式开关置分调，通过键盘以十六进制写入2#ROM和1#ROM的相应单元中去。然后再读出微指令，检查是否正确，有错改之。程序通过键盘以十六进制代码从0单元开始写入3#RAM的相应单元中。6、统调将模式开关置统调，实验系统的开关和发光二极管的设置情况如下：开关K15~K0无效，不可编程使用。L15~L0用于显示μIR15~μIR0的状态，不能作他用。LED15~LED8用于显示从存储器读出的内容和数据总线BUS的内容，不能他用。LED7~LED0可编程到任意观测点，以显示系统运行的状态。以上几点要特别注意，反复审查，确保无误。计算机的统调步骤如下：按复位键RET2①使MAR清零、指令计数器清零，保证从存储器0号单元取指令。②使微程序计数器清零，保证从2#ROM、1#ROM的0#单元取出取指令微程序的第一条微指令。执行微程序按复位键后，μPC、PC、MAR均清零。①按一次脉冲键产生一个负脉冲〔作为〕，将2#ROM、1#ROM0号单元的16位微指令代码读出，用的上升沿将微指令送入μIR15~μIR0，看是否正确。第一条微指令产生的命令是：MA、、CPIR，后继微地址产生方式为μPC+1，其操作是：读RAM，单元地址为0，即读0号单元的内容。0号单元的内容是一条指令，指令代码读出后，在MA的作用下，进入加法器至总线。此时，总线上的内容点亮LED15~LED8，查看是否正确。【注意】在没有按下一次脉冲键前，数据通路的内容一直不变。②再按一次脉冲键又产生一负脉冲。该脉冲反相后的上升沿产生CPIR信号，将上条微指令读出的指令代码送IR，同时上升沿还将产生μPC+1信号。该负脉冲的低电平用以读出μPC指示的第2条微指令。其后，所有的操作同上。这样逐一取出微指令并执行微指令就会读出并执行存放在RAM中的程序。三、实验条件及设备要求(1)设备：JYS计算机组成原理实验系统、联想台式计算机(2)操作系统：WindowsXP(3)软件：ispLEVER3.0、ispVMSystem17.4四、实验实施步骤〔一〕一个简单计算机的层次化设计要求设计一个简单的计算机，主要由加法器、选择器A和B、通用存放器R0和R1、程序计数器PC、指令存放器IR、地址存放器MAR、存储器RAM，以及各部件之间的连接线路构成。1、建立新工程启动ispLEVER，进入工程管理器ispLEVERProjectNavigator，在D盘新建test6文件夹中新建工程computer.syn。2、选择器件在工程管理器中，双击ispLSI5256VE-165LF256项进入器件选择窗口，选择ispLSI1032E-70LJ84I，单击“OK〞返回工程管理器。3、原理图输入〔1〕底层原理图〔八位全加器〕输入调用实验二完成的add1元件符号按上图4所示完成连线,，生成元件符号add8。〔2〕底层原理图〔2-4译码器〕输入按下列图16所示完成原理图输入，生成元件符号dec24。图162-4译码器逻辑图〔3〕底层原理图〔选择器〕输入按上图6所示完成原理图输入，生成元件符号mux。〔4〕底层原理图〔不带复位的八位存放器〕输入按上图7所示完成原理图输入，生成元件符号reg1。〔5〕底层原理图〔带复位的八位存放器〕输入按上图8所示完成原理图输入，生成元件符号reg2。〔6〕底层原理图〔后继微地址形成电路〕输入按下列图17所示完成原理图输入，生成元件符号control。〔7〕底层原理图〔三位二进制同步计数路〕输入按下列图18所示完成原理图输入，生成元件符号count8。〔8〕底层原理图〔微指令计数器〕输入调用〔7〕生成的元件符号count8，按下列图19所示完成原理图输入，生成元件符号counter。〔9〕顶层原理图〔简单计算机〕输入调用上述生成的元件符号add8、mux、dec24、reg1、reg2、control、counter，以及实验三生成的dec38，按上图9所示完成顶层原理图输入。图17后继微地址形成逻辑图图18三位二进制同步计数器逻辑图图19微指令计数器逻辑图管脚定义将ALU的输入数据a3-a0依次定义在引脚41-38上。CPR0、CPR1、CPR2依次定义在引脚52-50上。LM、DM、RM、C0依次定义在引脚49-46上。P脉冲定义在引脚73上。Q3-Q0依次定义在引脚79-76上。文件编译、适配和下载