DSP完整课件第3章

第3章TMS320LF240x的CPU功能模块和时钟模块3.1CPU功能模块3.2锁相环(PLL)时钟模块和低功耗模式作业：7）CPU的主要功能8）ARn的作用 9）什么是DARAM、SARAM 10）PLL的作用20103.1

CPU功能模块

CPU是DSP的核心部件，主要进行取数、运算(加、乘、移位等)、送数的操作。包括：输入定标移位器、中央算术逻辑单元(CALU)和乘法单元等。

退出2010定标移位器对输入数据进行0-15位左移。

左移时，输出数据的最低有效位(LSB)为0，最高有效位(MSB)根据状态寄存器ST1的符号扩展控制位SXM的值来决定是否需要进行符号扩展。(1)当SXM=1时，高位进行符号扩展；(2)当SXM=0时，高位填0。移位次数由包含在指令中的常量或临时寄存器(TREG)中的值来指定。退出3.1.1输入定标移位器

用于完成不同数据格式之间的转换。

因为240x芯片的数据总线是16位，而中央算术逻辑单元(CALU)是32位，必须把16位数据转换为32位，实现数据格式转换。因此，输入定标移位器的16位输入与数据总线相连，32位输出与CALU单元相连。输入定标移位器作为从数据总线到CALU之间的数据传输路径的一部分，不会额外占用CPU的时钟开销。2010数据写数据读程序读

16×16位的硬件乘法器，可以在一个机器周期内完成有符号或无符号数的乘法运算，乘积结果为32位。

工作原理：

TREG的内容和来自数据存储器或程序存储器中的数相乘，乘积存放到乘积寄存器(PREG)中(32位)。然后，通过乘积移位器(PSCALE)将PREG的值在送往CALU或进行移位定标处理送入数据存储器。退出3.1.2乘法器2010

乘积移位器根据状态寄存器ST1中的PM值的不同，可进行4种不同形式的移位操作。注：移位后，PREG中的值不变。退出3.1.2乘法器2010退出由32位的中央算术逻辑单元(CALU)、32位的累加器(ACC)以及32位的输出移位器组成。3.1.3中央算术逻辑单元2010退出3）溢出标志位OV当累加器发生溢出时，OV=1,反之为0。3.1.4累加器(ACC)4）测试/控制标志位TC

根据被测试位的值置1，或清0。

与累加器有关的转移指令主要取决于以上标志位状态，及累加器的值。3.1.5输出数据定标移位器根据相应的存储指令中指定的位数，将累加器输出的内容左移0~7位，然后将移位器的高16位或低16位存储到数据RAM中。

注意：累加器中的数据不变2010退出3.1.6状态寄存器ST0和ST1状态寄存器ST0和ST1，含有各种状态和控制位。状态寄存器的内容可以被保存到数据寄存器，也可从数据寄存器中进行加载。1)状态寄存器ST0

ARP：辅助寄存器指针。利用MAR、LST指令可以修改状态寄存器ST0中的辅助寄存器指针(ARP)。在间接寻址时用于选择当前辅助寄存器。在ARP被装载时，原先的ARP值被复制到ARB中。2010退出3.1.6状态寄存器ST0和ST11)状态寄存器ST0

OV:溢出标志位。当中央算术逻辑单元发生溢出时，OV=1，直到发生复位、执行以OV(溢出)或NOV(不溢出)为条件的转移指令、或执行LST指令时被清0。OVM：溢出方式位。OVM决定CALU发生溢出时的处理方式。当OVM=0时，累加器中结果正常溢出；当OVM=1时，根据溢出的情况，累加器被设置成它的最大正值(7FFFFFFFh)或负值(80000000h)。SETC、CLRC、LST指令均可修改OVM。

2010退出3.1.6状态寄存器ST0和ST11)状态寄存器ST0

INTM：全局中断屏蔽控制位。全局屏蔽或使能所有的可屏蔽中断。INTM=0时，使能所有可屏蔽的中断；INTM=1时，禁止所有的可屏蔽中断。复位或可屏蔽中断发生时(TRAP指令除外)，INTM置1，禁止中断。DP：数据存储器页指针。9位的DP指针和指令字中的低7位连接在一起，形成直接寻址中的16位数据存储单元地址。可通过LST、LDP指令对其修改。2010退出3.1.6状态寄存器ST0和ST12)状态寄存器ST1

ARB：辅助寄存器的缓冲器指针。当ARP被装载时，ARP原来的值就被复制到ARB中；当用LST指令装载ARB时，同样的值也被复制到ARP中。CNF：片内DARAM配置位。当CNF=0时，可配置的DARAM映射到数据存储空间；当CNF=1时，可配置的DARAM映射到程序存储空间。可通过SETC、CLRC指令对其进行修改。XF：XF引脚状态位。该位决定XF引脚的状态。SETC指令可对该位进行置位，CLRC指令可对其进行清0。

2010退出3.1.6状态寄存器ST0和ST12)状态寄存器ST1

TC：测试/控制标志位。在下列情况下TC位被置1：由BIT或BITT测试的某位为1时;用NORM指令对累加器最高的两位进行异或结果为真时；用CMPR指令对当前ARn与AR0比较条件成立时。编程时,根据TC位的状态可进行程序的条件跳转、调用和返回。SXM：符号扩展方式位。SXM决定是否进行符号扩展。当SXM=0时，禁止符号扩展；当SXM=1时，数据被CALU使用之前进行符号扩展。执行ADDS和SUBS指令时禁止符号扩展。通过SETC、CLRC指令可对其置位或复位。

2010退出3.1.6状态寄存器ST0和ST12)状态寄存器ST1

C：进位位。加法结果产生进位时置1，减法结果产生借位时被清0。执行带16位移位的ADD指令时，若产生进位时置1，否则不影响该位；在执行16位移位的SUB指令，若产生借位时置0，否则不影响该位。PM：乘积移位方式位。SPM、LST指令可以修改PM的值。2010数据写总线数据读地址总线数据写地址总线数据读总线ARBARPMUX指令寄存器MUXARUXAR7AR0AR1AR2AR6AR5AR4AR33LSBs8LSBs3161616161616161633161616163.1.7

辅助寄存器算术单元(ARAU)

退出主要功能：

在CALU操作的同时执行8个辅助寄存器(AR0～AR7)中的算术运算。提供了灵活而有效的间接寻址功能，使用任何一个辅助寄存器提供的16位地址，就可以访问64K字的数据空间。

20103.1.7

辅助寄存器算术单元(ARAU)

辅助寄存器ARx通常用作地址间接指针，其中存放的数据即为数据存储器地址。8个辅助寄存器中，由状态寄存器ST0中的辅助寄存器指针(ARP)指定的ARn为当前ARn。

在使用当前ARn时，其内容即为将被访问的数据存储器的地址。如果当前程序指令需要从数据存储器中读取数据，则ARn将该数据单元的地址送至数据读地址总线；

如果当前程序指令需向某个数据寄存器单元写数据，则ARn将该地址送至数据写地址总线。

执行完对数据存储器的操作后，可以通过对辅助寄存器的内容的加、减来将辅助寄存器指向下一个即将被操作的数据单元。

退出20103.2

锁相环(PLL)时钟模块和低功耗模式

退出

锁相环(PLL)时钟模块功能：，将较低的外部时钟在芯片内部倍频，既可实现高工作主频，又有利于整个电路板的电磁兼容性,还可以控制低功耗操作。LF240xPLL的倍频系数从0.5~4，由系统控制状态寄存器(SCSR1)的位11~9决定。3.2.1

锁相环(PLL)注意：复位时，PLL的倍频系数为0.52010退出3.2.1

锁相环(PLL)1)锁相环的时钟模块电路fin

XTAL1/CLKINXTAL2XTALOSC

PLL

PLL选择(SCSR1.11:9)CLKOUT2010退出3.2.1

锁相环(PLL)2）外部滤波器电路回路PLL有2个外接滤波输入引脚：PLLF,PLLF2

PLL模块使用外部滤波电路回路来抑制信号抖动和电磁干扰，使信号抖动和干扰影响最小。在设计PCB板时，所有连接PLL的导线必须尽可能的短。2010PLLVCCAVSS与最近的Vss连接时钟模块退出3.2.1

锁相环(PLL)2）外部滤波器电路回路（1）PLL的电源端PLLVCCA的连接也要注意连线要短。在PLLVCCA与地端之间应该接旁路电容，还可以增加低通滤波电路。

注意：可选低通滤波电路旁路电容(0.01~0.1uF陶瓷电容)（2）如果低通的截止频率为10MHz，可以改善信号的抖动性能，并减少电磁干扰。（3）使这些导线、芯片和旁路电容形成的环路面积最小，以减少电磁干扰。（4）避免附近有噪声的导线连接到时钟模块。2010退出3.2.1

锁相环(PLL)3)内部时钟由外接晶振与内部时钟电路(PLL锁相环)共同组成。4）外部时钟直接将外电路产生的时钟信号连接到时钟信号输入端。5）晶振的使用

有源晶振、无源晶振。2010退出3.2.1

锁相环(PLL)6)PLL旁路方式通过复位时拉低TRST、TMS、TMS2电平实现。此时，系统控制状态寄存器SCSR1.11~.9位无效。PLL旁路方式时钟规范：（1）内部时钟方式最小和最大的CLKIN频率分别为4MHz和20MHz。（2）外部时钟方式最小和最大的CLKIN频率分别为4MHz和30MHz（2407A为40MHz）。且改变系统时钟频率的唯一方法是改变CLKIN的输入频率。且工作主频与时钟频率相同，也不需要连接外部滤波器元件。2010退出3.2.2

看门狗定时器时钟当CPU工作于低功耗模式下，看门狗能持续计数

WDCLK引脚为看门狗电路的时钟输入端。WDCLK的时钟来自于时钟输出引脚CLKOUT。WDCLK=CLKOUT/512

当CPU的挂起信号有效时，WDCLK将被停止。2010退出3.2.3

低功耗模式低功耗模式：CPU时钟关闭，进入睡眠状态。进入方法：执行IDLE指令。退出方法：中断请求或复位。

1）时钟域（1）CPU时钟域：包含大部分CPU逻辑的时钟；（2）系统时钟域：包含外设时钟（来自于CLKOUT分频和用于CPU中断逻辑的时钟。低功耗模式分类IDLE1模式：当CPU进入睡眠状态，CPU时钟域停止，系统时钟域继续工作IDLE2模式：当CPU进入睡眠状态，CPU时钟域和系统时钟域均停止。功耗更低HALT模式：CPU时钟域和系统时钟域均停止，且振荡器(输入到PLL的时钟)和WDCLK关闭，功耗最低2010退出低功耗模式的选择：

执行IDLE指令时，系统控制状态寄存器SCSR1.13,12位控制进入不同的模式。00--IDLE1模式

01--IDLE2模式1x--HALT模式2）唤醒、退出低