北京邮电大学数电实验第四周实验报告

实验名称和实验任务要求：实验名称：序列信号检测器的设计与实现实验所使用仪器与元器件：1）计算机；2）直流稳压电源（实际使用时用拨码开关作为输入序列）；3）数字系统与逻辑设计实验开发板试验任务要求：用VHDL语言设计实现一个序列信号检测器，当检测到“101”时，输出为‘1’，其他情况输出为‘0’，仿真验证其功能，并下载到实验班上进行测试。实验目的：1）熟悉用VHDL语言设计时序逻辑电路的方法。2）熟悉序列信号检测器的设计方法3）了解状态机的设计方法设计思路和过程：设计思路如下：1）明确设计对象的外部特征，即输入信号有：接收到的序列信号input，以及时钟信号clk；输出信号有检测结果f。2）根据设计对象的操作控制步来确定有限状态机的状态：初始状态为S0，接受到‘1’为状态S1，接收到‘10’为状态S2，连续接收到状态‘101’为S3。3）画出状态转移图，并根据其设计代码，图见下页QUARTUSⅡ根据代码所生成的状态转移图：设计过程，参考书本P76的代码，设计实验14的VHDL代码，并在QUARTUS上运行检验。运行出波形后观察是否能检测序列“101”QUARTUSⅡ所生成的器件图形：由QUARTUSⅡ所生成的原件图可知该程序是制作两个输入一个输出的序列检测器，其中两个输入为时钟信号clk，以及序列信号input，输出为结果的显示F。VHDL代码以及注释libraryieee;useieee.std_logic_1164.all;entityd_101isport(clk,input:instd_logic;f:outstd_logic);endd_101;--定义这两个信号用于指定状态机architecturemooreofd_101istypestate_typeis(s0,s1,s2,s3);signalcurrent_state,next_state:state_type;beginP1:process(current_state,input)--进程P1描述次态逻辑，敏感信号中包含当前状态current_state以及输入的序列信号input。begincasecurrent_stateiswhens0=>if(input='1')thennext_state<=s1;elsenext_state<=s0;endif;whens1=>if(input='0')thennext_state<=s2;elsenext_state<=s1;endif;whens2=>if(input='1')thennext_state<=s3;elsenext_state<=s0;endif;whens3=>if(input='1')thennext_state<=s1;elsenext_state<=s2;endif;endcase;endprocess;P2:process(clk)--第二个进程P2描述状态寄存器的逻辑，将次态转化为现态，所以讲时钟作为敏感信号，是一个时钟进程。beginif(clk'eventandclk='1')thencurrent_state<=next_state;endif;endprocess;P3:process(current_state)--进程P3描述输出逻辑，敏感信号应为当前状态current_state，是一个组合进程begincasecurrent_stateiswhens0=>f<='0';whens1=>f<='0';whens2=>f<='0';whens3=>f<='1';endcase;endprocess;endmoore;4.仿真波形图仿真波形图如下：使用50M分频时的原件连接图：5.仿真波形图分析：在设置输入序列INPUT的时候，我将其设置为了（考虑时钟为‘1’的情况下）100101010101……的组合。，在序列从左到右沿着时钟信号走过时，‘1001’的情况F输出与初始一样，为‘0’，当后面的‘10101010101’被检测到时，F也呈周期性的输出‘1’。符合题目的要求，即做一个“101”序列信号的检测器。6.故障及问题分析编写代码的时候，检测序列101部分的代码比较关键，因为书上有相关检测110序列信号检测器的代码，所以在写进程P1，P2的时候一遇到困难，再写P3的时候出了些错误。后面写出状态转移图，清楚了程序操作的步骤，使我很快的改正成功。运行的时候，因为序列信号的“1”我没有设置正确，并没有出来波形，经过数次尝试之后，我选择了输入的序列信号频率是时钟信号的两倍使问题得以解决。而书本上的图像可能没有取好足够大的时间间隔，使之能忽略5uS的硬件延迟，所以图形有些偏差，我也花了部分时间在分析示例的波形上。下载到电路板进行仿真的时候，我选择了两个拨码开关作为两个输入，一个LED灯作为输出观测F。但是一开始并不成功，在更换另一个LED灯，重新锁定引脚、编译、下载之后仿真成功。初步认为是电路板内部的问题。7.总结和结论本次实验不同于之前几次实验（第一次，原理图输入法；第二次，组合逻辑电路的设计与实现；第三次，时序逻辑电路的设计与实现），这次的实验需要我们了解一般有限状态机的相关知识，而状态机包括时序逻辑电路的部分（存储部分）以及组合逻辑电路的部分（控制部分）。即这次的实验用到了前面2,3次课所学到的知识