电子制造技术基础总结课

电子制造技术根底总结课主要内容电子制造概述芯片设计与制造技术元器件的互连封装技术无源元件制造技术微机电系统工艺技术封装基板技术电子组装技术封装资料微电子制造设备第一章电子制造概述广义的电子制造包括电子产品从市场分析、运营决策、工程设计、加工装配、质量控制、销售运输直至售后效力的全过程。狭义的电子制造，是指电子产品从硅片开场到产品系统的物理实现过程。本课程讲述的主要内容属于狭义的电子制造。单晶硅片晶片元器件板卡产品系统半导体工艺引线键合TAB倒装芯片通孔安装外表安装接插、导线衔接等前道工序后道工序电子封装电子封装是指从电路设计的完成开场，根据电路图，将裸芯片、陶瓷、金属、有机物等物质制呵斥芯片、元件、板卡、电路板，最终组装成电子产品的整个过程。主要是在后道工序中完成。半导体制造封装所实现的功能封装的目的：维护芯片不受或少受外界环境的影响，并为之提供一个良好的任务条件，以使集成电路具有稳定、正常的功能。水汽、杂质、化学物质等对封装功能大体要求？良好的电气性能封装实现的功能：1、提供应晶片电流通路，传送电能2、引入或引出晶片上的信号3、提供散热途径；4、维护和支撑晶片。散热性能化学的稳定性一定的机械强度第一章电子制造概述技术的层次〔共4层〕：Level0(晶片级的衔接)芯片上元器件间的连线工艺Level1：单晶片或多个晶片组件或元件；Level2：印制电路板级别的封装；Level3：整机的组装。封装技术第一章电子制造概述硅片Level0晶片级互连Level1Level2Level1多晶片互连Level3Level3第一章电子制造概述90年代:PGA〔PinGridArray〕针栅阵列封装、BGA〔BallGridArray〕球栅阵列封装、µBGA=CSP〔ChipSizePackage〕芯片尺寸封装60年代：TO〔TransistorOutline〕70年代：DIP80年代：LCCC〔LeadlessCeramicChipCarrier〕无引线陶瓷芯片载体PLCC〔PlasticLeadedChipCarrier〕塑料短引线芯片载体SOP、QFP、PQFP〔PlasticQuadFlatPackages〕SMT〔SurfaceMountPackage〕外表贴装技术芯片封装的演化芯片封装的演化图第一章电子制造概述集成电路开展的主要表现1、芯片尺寸越来越大。2、任务频率越来越高。3、发热量日趋最大。4、引脚越来越多。对封装技术的要求：1、小型化。2、能顺应高发热。3、集成度提高，并顺应大芯片要求。4、高密度化。5、能顺应多引脚。6、能顺应高温环境。7、具高可靠性。8、思索环保要求。集成电路工艺的开展第一章电子制造概述集成电路飞速开展的一个很重要的缘由就是制造工艺不断以惊人的速度在开展。特征尺寸和晶圆片的尺寸是衡量集成电路工艺程度的关键目的。特征尺寸通常指集成电路中半导体器件的最小尺度，如MOS晶体管的栅极长度。它是衡量集成电路制造和设计程度的重要尺度。特征尺寸越小，芯片的集成度越高、速度越快、性能越好。IC界的黄金定律：摩尔定律第一章电子制造概述1965年4月，仙童半导体公司的戈登·摩尔〔GordenMoore〕在<电子学>杂志上发表文章预言：集成电路芯片上集成的晶体管数量将每年翻一番。1975年，摩尔又在国际电信联盟的学术年会上提交了一篇论文，根据当时的实践情况把增长率修正为每两年翻一番。第二章集成电路物理根底什么是半导体？按固体的导电才干区分，可以区分为导体、半导体和绝缘体.表2.1导体、半导体和绝缘体的电阻率范围材料导体半导体绝缘体电阻率ρ(Ωcm)＜10-310-3～109＞109半导体的重要特性：温度升高使半导体导电才干加强，电阻率下降.微量杂质含量可以显著改动半导体的导电才干.适当波长的光照可以改动半导体的导电才干.半导体的导电才干还随电场、磁场等的作用而改动.半导体的晶体构造一、晶体的根本知识长期以来将固体分为：晶体和非晶体。晶体的根本特点：具有一定的外形和固定的熔点，组成晶体的原子〔或离子〕在较大的范围内〔至少是微米量级〕是按一定的方式有规那么的陈列而成——长程有序。〔如Si，Ge，GaAs〕晶体又可分为：单晶和多晶。单晶：指整个晶体主要由原子(或离子)的一种规那么陈列方式所贯穿。常用的半导体资料锗(Ge)、硅(Si)、砷化镓(GaAs)都是单晶。多晶：是由大量的微小单晶体〔晶粒〕随机堆积成的整块资料，如各种金属资料和电子陶瓷资料。非晶〔体〕的根本特点：无规那么的外形和固定的熔点，内部构造也不存在长程有序，但在假设干原子间距内的较小范围内存在构造上的有序陈列——短程有序。〔如非晶硅：a-Si〕

图2.1非晶、多晶和单晶表示图半导体资料1、*本征半导体：处于纯真的形状而不是掺杂了其他物质的半导体。有两类本征半导体：半导体元素硅和锗化合物资料砷化镓和磷化镓2、**掺杂半导体：〔1〕施主杂质n〔2〕受主杂质p〔3〕载流子的迁移率3、***半导体资料：〔1〕硅和锗〔两种重要的半导体〕〔2〕砷化镓〔3〕硅作为电子资料的优势总结3、由于载流子的运动方向是无规那么的，因此宏观上半导体是不带电的。但掺杂后的半导体的自在电子或空穴剧增，所以导电性也大大提高。1、多数载流子N型半导体：自在电子P型半导体：空穴2、少数载流子N型半导体：空穴P型半导体：自在电子P型半导体－－－－－－－－－－－－－－－－－－－－－－－－N型半导体++++++++++++++++++++++++内电场E方向空间电荷区空间电荷区的性质：1.多数载流子因分散复合而耗费了，所以又称为耗尽层。2.空间电荷区中的正负离子不能挪动，但在交界面处构成了一个电场，这个电场将阻挠多数载流子的进一步复合，所以又称为势垒区。内电场方向－－－+++PN12123.分散与漂移到达动态平衡。4.空间电荷区称为PN结。PN结的单导游电性〔重点〕当外加电压使PN结中P区的电位高于N区的电位，称为加正向电压，简称正偏；反之称为加反向电压，简称反偏。数字集成电路的设计流程版图设计概述幅员(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，它包含了集成电路尺寸大小、各层拓扑定义等有关器件的一切物理信息。集成电路制造厂家根据这些信息来制造掩膜。幅员在设计的过程中要进展定期的检查，防止错误的积累而导致难以修正。很多集成电路的设计软件都有设计幅员的功能，CadenceDesignSystem就是其中最突出的一种。Cadence提供称之为Virtuoso的幅员设计软件协助设计者在图形方式下绘制幅员。微电子制造工艺硅晶圆制造光刻+刻蚀氧化工艺掺杂工艺〔分散+离子注入〕石英沙：二氧化硅；a)石英沙冶金硅〔粗硅〕，metallicgradesilicon(MGS)；b)冶金硅粉末+HCl三氯硅烷〔TCS〕；经过气化和浓缩提纯三氯硅烷；c)三氯硅烷+H2多晶电子纯硅〔ElectronicGradeSilicon，EGS〕d)熔融的多晶电子纯硅〔EGS〕单晶硅锭e)整型处置：去掉两端、径向研磨、定位边；单晶硅锭切片、磨片倒角、刻蚀、抛光；激光刻号，封装。从石英沙到硅片的过程半导体硅资料制备电子纯硅单晶硅锭1、CZ(Czochralski)直拉法拉单晶2、拉晶过程3、掺杂4、杂质控制5、区熔法a〕原理b〕分类c〕单晶生长过程生长硅单晶1、CZ(Czochralski)直拉法拉单晶直径位1～2mm长约15～20mm剩余熔硅20％左右时换料中，不断通入维护气体将晶体直径长大到所要求的尺寸待润和良好后，再开场提拉〔1〕装料——将半导体级别的多晶硅和掺杂剂置入单晶炉内的石英坩埚中，掺杂剂可以选择掺杂Si、P、B、Sb、As等〔选择掺杂资料用以产生P型或N型资料〕生长直径300mm的硅单晶生长系一致次最大装料量普通可达300kg。〔2〕熔化——当装料终了封锁单晶炉门后，抽真空使单晶炉内坚持在一定的压力范围内，驱动石墨加热系统的电源，加热至大于硅的熔化温度〔1420℃〕，使单晶硅和掺杂物熔化。〔3〕引晶——拉晶开场，先引出直径为3～5mm的细颈，以消除结晶位错。当多晶硅熔融体温度稳定后，将籽晶渐渐下降进入硅熔融体中〔籽晶在硅熔融体中也会被熔化〕，然后具有一定转速的籽晶按一定速度向上提升，由于轴向及径向温度梯度产生的热应力和熔融体的外表张力作用，使籽晶与硅熔融体的固液交接面之间的硅熔融体冷却构成固态的硅单晶。2、拉晶过程〔4〕缩径〔颈〕——当籽晶与硅熔融体接触时，由于温度梯度产生的热应力和熔体外表张力作用会使籽晶晶格产生大量位错，这些位错可利用“缩颈〞工艺使之消逝。〔5〕放肩——在缩颈工艺中，当细颈生长到足够长度时，经过逐渐降低晶体的提升速度及温度调整，使晶体直径逐渐变大而到达工艺要求直径的目的值，为了降低晶棒头部的原料损失，目前几乎都采用平放肩工艺，即使肩部夹角呈180°。〔6〕等径生长——在放肩后当晶体直径到达工艺要求直径的目的值时，再经过逐渐提高晶体的提升速度及温度的调整，使晶体生出息入等直径生长阶段，并使进固体直径控制在大于或接近工艺要求的目的公差值。〔7〕收尾——晶体生长的收尾主要要防止位错的反延，普通讲，晶体位错反延的间隔大于或等于晶体生长界面的直径，因此当晶体生长的长度到达预定要求时，应逐渐减少晶体的直径，直至最后减少成为一个点而分开硅熔融体液面，这就是晶体生长的收尾阶段2、区熔法区熔法〔FloatZone，FZ〕是在20世纪50年代被提出来并很快被运用到晶体生长技术中的。用这种方法制备的单晶硅的电阻率非常高，特别适宜制造电子器件。虽然目前悬浮区熔法制备的单晶硅所占有的市场份额较小，但其依然在特殊需求中被运用。例如，对于有些器件〔高功率的晶闸管和整流器〕，高的氧含量是不能被接受的，而直拉法的一个缺陷即是坩埚中的氧进入到晶体中呵斥硅锭的不纯。对于制造高纯度硅或无氧硅等特殊要求，晶体必需用区熔法来生长。将资料部分熔化，构成一个狭窄的熔区，然后令熔区沿着资料缓慢挪动，利用分凝景象来分别杂质，生长单晶体。熔炉通入惰性气体，防止硅氧化单晶硅锭硅片1、根本流程微电子制造工艺光刻工艺光刻技术刻蚀技术光刻概述光刻(photolithography)是在光的作用下，使图像从母版向另一种介质转移的过程。母版就是光刻版，是一种由透光区和不透光区组成的玻璃版。即将掩模版〔光刻版〕上的几何图形转移到覆盖在半导体衬底外表的对光辐照敏感薄膜资料〔光刻胶〕上去的工艺过程。分辨率、焦深、对比度、特征线宽控制、对准和套刻精度、产率以及价钱。光刻系统的主要目的包括:光刻分辨率分辨率R=1/2L(mm-1)；直接用线宽L表示存在物理极限，由衍射决议：L≥λ/2,Rmax≤1/λLL即每mm中包含的间距与宽度相等的线条数目。因光的动摇性而产生的衍射效应限定了线宽KrF激光光源，可产生0.25um常用光源波长436nm，最正确线宽47um粒子质量m，动能E有关光刻工艺的8个根本步骤底膜处置旋转涂胶前烘对准和曝光显影坚膜烘焙腐蚀〔刻蚀〕去胶光刻机里进展涂胶显影机光刻三要素：光刻胶、掩膜版和光刻机一、光刻胶光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体光刻胶遭到特定波长光线的作用后，导致其化学构造发生变化，使光刻胶在某种特定显影溶液中的溶解特性改动光刻胶与掩膜版39按曝光区在显影中被去除或保管来划分：正〔性〕胶负〔性〕胶按其用途划分：光学光刻胶电子抗蚀剂X-射线抗蚀剂分类曝光前不可溶,曝光后可溶曝光前可溶,曝光后不可溶40理想的刻蚀工艺①各向异性刻蚀，即只需垂直刻蚀，没有横向钻蚀。②良好的刻蚀选择性，即对作为掩模的抗蚀剂和处于其下的另一层薄膜或资料的刻蚀速率都比被刻蚀薄膜的刻蚀速率小得多，以保证刻蚀过程中抗蚀剂掩蔽的有效性，不致发生由于过刻蚀而损坏薄膜下面的其他资料；③加工批量大，控制容易，本钱低，对环境污染少，适用于工业消费。41湿法刻蚀湿法腐蚀是化学腐蚀，晶片放在腐蚀液中〔或喷淋〕，经过化学反响去除窗口薄膜，得到晶片外表的薄膜图形。湿法刻蚀大约可分为三个步骤：①反响物质分散到被刻蚀薄膜的外表。②反响物与被刻蚀薄膜反响。③反响后的产物从刻蚀外表分散到溶液中，并随溶液排出。在这三个步骤中，普通进展最慢的是反响物与被刻蚀薄膜反响的步骤，也就是说，该步骤的进展速率即是刻蚀速率。42湿法腐蚀特点湿法腐蚀工艺简单，无需复杂设备保真度差，腐蚀为各向同性，A=0，图形分辨率低。选择比高均匀性好清洁性较差。干法刻蚀干法刻蚀(DryEtch)是利用低压放电产生的等离子体(Plasma)中的离子或游离基，与资料发生化学反响或经过轰击等物理作用或两者相结合，从而到达刻蚀的目的。干法刻蚀采用的是气体刻蚀剂，而不是液态化学试剂和清洗法来去除基底资料。优点：刻蚀剖面是各向异性的，具有好的侧壁剖面控制。好的关键尺寸(CD)控制和反复性。无化学废液，无污染，干净度高。缺陷：刻蚀选择比普通较差；等离子体带来的器件损伤；本钱高，设备复杂。氧化工艺二氧化硅是微电子工艺中采用最多的介质薄膜。二氧化硅薄膜的制备方法有：热氧化化学气相淀积物理法淀积阳极氧化等热氧化是最常用的氧化方法，需求耗费硅衬底，是一种本征氧化法。氧化物名称厚度(Å)应用应用时间自然层（native）14-20无用途---屏蔽层（screen）~200离子注入1970s中期至今遮蔽层（masking）~500扩散1960s至1970s中期场区氧化层及硅的局部氧化物(LOCOS)3000-5000隔离1960s至1990s衬垫层（pad）100~200避免氮化物的强应力在Si中诱发缺陷1960s至今牺牲层（sacrificial）<1000消除Si表面缺陷1970s至今栅氧化层（gate）~200栅极的介质层1960s至今阻挡层（barrier）~200浅沟隔离STI1980s至今SiO2氧化物称号及其运用小结0.8nm栅氧化层离子注入掩蔽隔离工艺互连层间绝缘介质HighK作为掩蔽膜作为电隔离膜元器件的组成部分二氧化硅膜用途硅的热氧化热氧化制备SiO2工艺就是在高温暖氧化物质〔氧气或者水汽〕存在条件下，在清洁的硅片外表上生长出所需厚度的二氧化硅。热氧化是在Si/SiO2界面进展，经过分散和化学反响实现。O2或H2O，在生成的二氧化硅内分散，到达Si/SiO2界面后再与Si反响，O2+Si→SiO2；H2O+Si→SiO2+H2，硅被耗费，所以硅片变薄，氧化层增厚。生长1μm厚SiO2约耗费0.44μm厚的硅热氧化方法干氧氧化：氧化膜致密性最好，针孔密度小，薄膜外表枯燥，适宜光刻，但是生长速率最慢；湿氧氧化：氧化膜较干氧氧化膜疏松，针孔密度大，外表含水汽，光刻性能不如干氧，容易浮胶。湿氧与干氧比，水温越高，水汽就越多，二氧化硅生长速率也就越快；水蒸汽氧化：在三种热氧化方法中氧化膜致密性最差，针孔密度最大，薄膜外表潮湿，光刻难，浮胶。但是，生长速率最快。掺杂工艺掺杂是指将需求的杂质原子掺入到特定的半导体区域中，用于对衬底基片进展部分掺杂。以到达改动半导体电学性质，构成PN结、电阻、欧姆接触的目的。分散和离子注入为了在硅片内部指定区域得到选择性掺杂，中心步骤为：〔1〕在硅片外表生长一层二氧化硅层。该二氧化硅层除了维护硅片外表和绝缘外，其关键是作为掺杂杂质的阻挠层。二氧化硅层将阻挠掺杂原子进入硅外表。〔2〕在硅片外表的二氧化硅层上确定“窗口〞〔window〕。该窗口的大小和外形对应于需求的掺杂区域。〔3〕用腐蚀剂去掉窗口内的二氧化硅，但不除去硅，使窗口的硅外表暴露在外。〔4〕把整个硅片置于掺杂源下，经过分散或离子注入使掺杂原子进入二氧化硅未覆盖的区域中，从而改动硅的杂质性质。扩散分散是微电子工艺中最根本的工艺之一，是在约1000℃的高温、p型或n型杂质气氛中，使杂质向衬底硅片确实定区域内分散，到达一定浓度，实现半导体定域、定量掺杂的一种工艺方法，也称为热分散。在集成电路开展初期是半导体器件消费的主要技术之一。但随着离子注入的出现，分散工艺在制备浅结、低浓度掺杂和控制精度等方面的宏大优势日益突出，在制造技术中的运用已大大降低。扩散机理掺杂剂在半导体中的分散可以看成是：杂质原子在晶格中以空位或间隙原子方式进展的杂质原子的分散方式有以下几种：①交换式：两相邻原子由于有足够高的能量，相互交换位置。②空位式：由于有晶格空位，相邻原子能挪动过来。③填隙式：在空隙中的原子挤开晶格原子后占据其位，被挤出的原子再去挤出其他原子。④在空隙中的原子在晶体的原子间隙中快速挪动一段间隔后，最终或占据空位，或挤出晶格上原子占据其位。以上几种方式主要分成两大类：①替位式分散。②间隙式分散。分散杂质的分布1、恒定外表源分散恒定外表源分散：整个分散过程中，硅片外表的杂质浓度一直不变。在恒定外表源分散过程中，外表浓度Cs一直坚持恒定。

2、有限外表源分散有限外表源分散：分散之前在硅片外表先堆积一层杂质，在整个分散过程中这层杂质作为分散的杂质源，不再有新源补充，这种分散方式称为有限外表源分散。两步分散实践的分散温度普通为900-1200℃，在这个温度范围内，杂质在硅中的固溶度随温度变化不大，采用恒定外表源分散很难经过改动温度来控制外表浓度，而且很难得到低外表浓度的杂质分布方式。两步分散：采用两种分散结合的方式。第一步称为预分散或者预淀积：在较低温度下，采用恒定外表源分散方式。在硅片外表分散一层数量一定，按余误差函数方式分布的杂质。由于温度较低，且时间较短，杂质分散的很浅，可以为杂质是均匀分布在一薄层内，目的足为了控制分散杂质的数量。第二步称为主分散或者再分布：将由预分散引入的杂质作为分散源，在较高温度下进展分散。分散的同时也往往进展氧化。主分散的目的是为了控制外表浓度和分散深度。两步分散后的杂质最终分布方式：当D预t预>>D主t主时，预分散起决议作用，根本为余误差分布；当D预t预<<D主t主时，主分散起决议作用，根本按高斯函数分布。离子注入离子注入技术是用一定能量的杂质离子束轰击要掺杂的资料〔称为靶，可以是晶体，也可以是非晶体〕，一部分杂质离子会进入靶内，实现掺杂的目的。离子注入是集成电路制造中常用的一种掺杂工艺，尤其是浅结主要是靠离子注入技术实现掺杂。扩散离子注入高温，硬掩膜低温，光刻胶掩膜各向同性的杂质分布各向异性的杂质分布不能够独立控制掺杂浓度和结深能够独立控制掺杂浓度和结深（离子束流和注入时间控制掺杂浓度；离子能量控制结深）批量化的工艺可批量，也可单片工艺离子注入与分散的主要区别第三章元器件的互连封装技术硅片测试和拣选引线键合分片塑料封装最终封装与测试贴片1、封装工艺的流程前段操作〔FrontEndOperation〕:用塑料封装之前的工艺步骤后段操作〔BackEndOperation〕:在塑料封装之后的工艺步骤封装流程可分成2部分：硅片减薄芯片切割硅片贴装芯片互连成型技术即〔塑料封装〕去飞边毛刺切筋成形上焊锡打码封装工艺的根本流程：先划片后减薄(DicingBeforeGrinding,DBG)：顾名思义就是先将硅片的正面切割到一定的深度，然后再进展反面磨削。减薄划片法(DicingByThinning,DBT)：先用机械或化学的方式切割出切口，然后用磨削方法减薄到一定厚度后，采用ADPE(常压等离子腐蚀)技术去掉剩余加工量，实现裸芯片的自动分别。其优点：很好地防止或减小了减薄引起的硅片翘曲以及划片引起的芯片边缘损害，DBT更是能去除硅片反面研磨损伤，并能除去芯片引起的微裂和凹槽。DBG和DBT芯片贴装硅片减薄芯片切割硅片贴装芯片互连去飞边毛刺切筋成形上焊锡打码成型技术即〔塑料封装〕定义：又叫芯片粘贴，是将芯片固定于封装基板或引脚架芯片的的承载座上的工艺过程。设备：贴片机共晶粘贴法〔Au-Si合金〕焊接粘贴法〔Pb-Sn合金焊接〕导电胶粘贴法玻璃胶粘贴法芯片粘贴的方式：C碳，Si硅，Ge锗，Sn锡，Pb铅Cu铜，Al铝，Au金芯片互连硅片减薄芯片切割硅片贴装芯片互连去飞边毛刺切筋成形上焊锡打码成型技术即〔塑料封装〕定义：把电子外壳的I/O引线或基板上的金线焊区与芯片的焊区相连。设备：引线机〔打线机〕芯片焊区芯片互连I/O引线半导体失效约有1/4-1/3是由芯片互连所引起，因此芯片互连对器件可靠性意义艰苦！！！引线键合〔WireBonding，WB〕载带自动键合(TapeAutomatedBonding,TAB)倒装芯片键合〔FlipChipBonding,FCB〕芯片互连的方式：〔1〕引线键合技术超声波键合〔UltrasonicBonding,U/SBonding〕热压键合(ThermocompressionBonding,T/CBonding)热超声波键合〔ThermosonicBonding,T/SBonding〕引线键合技术分：引线键合就是用非常细小的线把芯片上焊盘和引线框架(或者基板)互连的过程。商家从本钱思索的角度，90％都是运用引线键合技术。〔直径数十到数百um〕两个焊点成线时间为100~125ms，间距达50um〔2〕载带自动键合技术,TABTAB技术：用有引线图形的金属箔丝把芯片焊区与电子封装外壳的I/O或基板上的金属布线焊区互连的工艺技术。首先在高聚物上做好元件引脚的导体图样，然后将晶片按其键合区对应放在上面，然后经过热电极一次将一切的引线进展批量键合。TAB技术与WB技术相比的优点：1、TAB的构造轻、薄、短、小、高度<1mm。2、TAB的电极尺寸、电极与焊区的间距比WB大为减小。3、相应可包容的I/O引脚更多，安装密度更高。4、TAB的引线R、C、L均比WB的小得多，速度更快，高频特性更好。5、采用TAB互连可对IC芯片进展电老化、挑选和测试。6、TAB采用Cu箔引线，导热、导电好，机械强度高。7、TAB焊点键合拉力比WB高3至10倍。8、载带的尺寸可实现规范化和自动化。可规模消费，提高效率，降低本钱。TAB的关键技术1、芯片凸点制造技术2、TAB载带制造技术3、载带引线与芯片凸点的内引线焊接技术以及载带外引线焊接技术。倒装芯片键合技术,FCB也叫反转式芯片互连或控制坍塌芯片互连(ControlledCollapseChipConnection,C4)，它是芯片朝下，芯片焊区与基板焊区经过凸点直接互连的一种方法。

FCB技术本质关键是凸点的制造技术，制造完后要求芯片的凸点与基板上层的金属焊区上一一对应，且有良好的压焊或焊料润湿特性。FCB小结优点：1、省略互连线、互连电容、电阻、电感小，适宜高频、高速元器件；2、占基板的面积小，安装密度高；3、芯片焊区可面分布，适宜高I/O器件，普通可达400个；4、安装和互连同时进展，工艺简单、快速，适宜SMT工业化大批量消费。第四章无源器件制造技术可以感知、监控、传输、减弱和控制电压不能区分正负极不能产生任何增益和放大常见无源器件电容、电阻、电感变压器、机械开关、滤波器、机械继电器主要作用：分压、退耦、抑制噪音、滤波、调谐、反响、终端安装等典型电路中，80％的元器件，占50％印刷电路板面积制造无源器件的成膜技术薄膜成膜技术厚膜成膜技术半导体集成技术1真空蒸发1．真空〔条件〕真空蒸镀是以真空技术为根底的一种外表处置方法，必需在一定的真空条件下进展。2．资料〔对象〕成膜资料普通是金属或合金或化合物。膜的基体〔镀件〕既可以是金属，也可以是非金属。基体外形可以是片状，粉粒状等各种外形。3．蒸发〔手段〕成膜资料加热蒸发，使之汽化。汽化粒子可以是分子，原子，原子团。加热方式有多种，例如电阻加热法，高频感应法，电子束法〔E形电子枪法〕，离子束法，激光束法等。4．成膜〔目的〕蒸发汽化的粒子在基体外表上镀覆〔附着，粘附，凝聚，凝固，堆积，冷凝，凝结〕，构成符合要求的镀层〔薄膜〕。镀膜室内的压力抽到10-2Pa以下，然后利用电阻加热、电子轰击或其他方法经过高熔点资料制成的蒸发源或直接把蒸发料加热到使大量的原子或分子分开其外表，并堆积到基片上。2离子溅射原理：使真空室内剩余气体分子在强电作用下发生电离，电离后的正离子在电场作用下向阴极方向高速运动，撞击到阴极〔靶材〕外表后，把本人的能量传送给位于阴极面上的溅射靶子，使靶面原子〔或分子〕从其中逸出而堆积到基片上，构成所需求的薄膜。离子溅射镀膜与真空镀膜相比，其主要优点是：〔1〕安装构造简单，运用方便，溅射一次只需几分钟，而真空镀膜那么要半个小时以上。〔2〕耗费贵金属少，每次仅约几毫克。〔3〕对同一种镀膜资料，离子溅射镀膜质量好，能构成颗粒更细、更致密、更均匀、附着力更强的膜。

厚膜成膜技术膜层厚度达数微米~数十微米厚膜浆料组成：固体微粒：决议性质和用途，厚膜的真正组成成分载体：悬浮固体微粒，不参与组膜，蒸发，间接影响厚膜的特性。用途：导体浆料电阻浆料介质浆料隔离浆料等制备：搅拌均匀〔前提〕厚膜成膜技术——印制烧结法印制方法丝网印制法接触式印制非接触式印制印贴工艺烧结方法〔热处置〕低温去除有机粘结剂高温时玻璃熔融，粉末颗粒粘结成链状或网状构造厚膜构成一定构造和性能常用的制造厚膜元件及互连线的方法掩膜第6章微机电系统工艺技术MEMS与集成电路工艺的一样微机电系统是在微电子技术的根底上开展起来的，交融了硅微加工、LIGA技术和精细机械加工等多种微加工技术。阐明微电子技术是MEMS技术的重要根底，微电子加工手段是MEMS的重要加工手段之一，并在MEMS制备中发扬极大作用。包括：Si资料制备、光刻、氧化、刻蚀、分散、注入、金属化、PECVD、LPCVD及封装等硅微加工硅微加工技术又可分为：外表微机械加工技术〔SurfaceMicromachining〕体微机械加工技术〔BulkMicromachining〕包括除去加工〔腐蚀〕附着加工〔镀膜〕改善加工〔掺杂〕结合加工〔键合〕等。腐蚀〔刻蚀〕对一种资料的某些部分进展有选择地去除，用此工艺来成型和抛光，使被腐蚀物体显显露构造特征和组合特征。它是加工微传感器最根底、最关键的技术，常分为：湿腐蚀法和干腐蚀法。外表微加工技术外表微加工是把MEMS的“机械〞〔运动或传感〕部分加工堆积在硅晶体的外表膜上，然后使其部分与硅体部分分别，呈现可运动的机构。分别主要依托牺牲层技术，即在硅衬底上先堆积上一层最后要被腐蚀掉的膜，再在其上淀积加工运动机构的膜，然后用光刻技术加工出机构图形，待一切完成后就可进展牺牲层腐蚀而使微机构自在释放出来。在释放前可以加工有关电子器件部分，这样就可以得到“机〞和“电〞完美结合的微机电系统。在微机电元器件的加工中，常采用蒸镀和堆积等方法，在硅衬底的外表上加工各种薄膜，并和硅衬底构成一个复合体。这些薄膜有多晶硅、氮化膜、二氧化硅膜、合金膜及金刚石膜等。常用的有物理气相堆积法和化学气相堆积法。MEMS与集成电路工艺的不同集成电路与MEMS器件特点比较：集成电路：薄膜工艺；制造各种晶体管、电阻电容等注重电参数的准确性和一致性MEMS：工艺多样化制造梁、隔膜、凹槽、孔、密封洞、锥、针尖、弹簧及所构成的复杂机械构造更注重资料的机械特性，特别是应力特性第七章封装基板技术印制线路的定义：按照预先设计的电路，利用印刷法，在绝缘基板的外表或其内部构成的用于元器件之间衔接的导电图形或其技术，但不包括印制元件的构成技术。印制板在电子设备中的功能如下：1提供集成电路等各种电子元器件固定、组装和机械支撑的载体3为自动锡焊提供阻焊图形。为元器件安装〔包括插装及外表贴装〕、检查、维修提供识别字符和图形2实现集成电路等各种电子元器件之间的电器衔接或电绝缘。提供所要求的电气特性，如特性阻抗等印制电路制造工艺简介制造工艺大约包括照相制板、图像转移、蚀刻、钻孔、孔金属化、外表金属涂敷以及有机资料涂敷等工序。制造工艺根本上分为两大类，即减成法〔也称为“铜蚀刻法〞〕和加成法〔也称“添加法“〕。双面印制电路板消费双面印制电路板的方法分类按其特点大约分为：工艺导线法、堵孔法、掩蔽法和图形电镀－蚀刻法四大类。是目前基板资料中运用量最大、最重要的种类孔金属化工艺是印制电路板制造技术中最为重要的工序之一。目前的金属化孔主要有三类：埋孔、盲孔和过孔〔通孔〕印制电路制造过程中，很重要的一道工序就是器具有一定抗蚀性能的感光树脂涂覆到覆铜板上，然后用光化学反响或“印刷〞的方法，把电路底图或照像底版上的电路图形“转印〞在覆铜箔板上，这个工艺过程就是“印制电路的图形转移工艺〞简称“图形转移〞。第八章电子组装技术自动化程度类型THT(ThroughHoleTechnology)SMT(SurfaceMountTechnology)元器件双列直插或DIP,针阵列PGA，有引线电阻，电容SOIC,SOT,SSOIC,LCCC,PLCC,QFP,PQFP,片式电阻电容基板印制电路板，2.54mm网格，Φ0.8mm-0.9mm通孔印制电路板，1.27mm网格或更细，导电孔仅在层与层互连调用〔Φ0.3mm-0.5mm〕，布线密度高2倍以上，厚膜电路，薄膜电路，0.5mm网格或更细焊接方法波峰焊再流焊面积大小，减少比约1：3~1：10组装方法穿孔插入外表安装----贴装自动插件机自动贴片机，消费效率高预先将焊料--焊膏印刷或滴涂在焊盘上，贴片后一次加热而完成焊接过程经过波峰焊机利用熔融的焊料流，实现升温与焊接经过波峰焊机利用熔融的焊料流，实现升温与焊接成为主流技术 经过波峰焊机利用熔融的焊料流，实现升温与焊接