级数字电路基础期末试卷B答案_第1页
级数字电路基础期末试卷B答案_第2页
级数字电路基础期末试卷B答案_第3页
级数字电路基础期末试卷B答案_第4页
级数字电路基础期末试卷B答案_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

数字电子技术根底试卷B卷答案02004－2005学年下学期03级光信息专业考试时间:120分钟考试方式:闭卷笔试一、判断题：下面描述正确的打‘√’，错误的打‘×’〔每题1分，共10分〕1、为了表示104个信息，需7位二进制编码[√]2、BCD码能表示0至15之间的任意整数[×]3、余3码是有权码[×]4、2421码是无权码[×]5、二值数字逻辑中变量只能取值0和1，且表示数的大小[×]6、计算机主机与鼠标是并行通信[×]7、计算机主机与键盘是串行通信[√]8、占空比等于脉冲宽度除于周期[√]9、上升时间和下降时间越长，器件速度越慢[√]10、卡诺图可用来化简任意个变量的逻辑表达式[×]二、写出图中电路的逻辑函数表达式。〔每题5分，共10分〕1、F=AB2、F=三、选择题：〔多项选择题，多项选择或少选不得分，每题4分，共40分〕四、填空题〔每空1分，共20分〕1、一个触发器可表示__1__位二进制码，三个触发器串接起来，可表示__3__位二进制数。2、欲表示十进制的十个数码，需要__4__个触发器。3、存放器中，与触发器相配合的控制电路通常由_门电路_〔选择提示：门电路、触发器、晶体二极管〕构成。4、一个五位的二进制加法计数器，由00000状态开始,问经过75个输入脉冲后，此计数器的状态为__01011_。5、四位移位存放器可以存放四位数码，假设将这些数码全部从串行输出端输出，需经过__3__个时钟周期。6、_RS_触发器存在输入约束条件，_主从JK_触发器会出现一次翻转现象。7、负跳沿触发翻转的主从JK触发器的输入信号应该在CP为_低电平_时参加，在CP为_高电平_时输入信号要求稳定不变。8、正跳沿触发翻转的D触发器的输入信号在CP_上升沿_前一瞬间参加。9、由与非门组成的根本RS触发器当输入R=0,S=0时，同向输出端Q＝__1__，反向输出端＝__1__，当_R、S同时由0变1_时，输出不定状态。10、T触发器是由_JK_触发器的数据输入端短接而成。11、触发器的脉冲工作特性是指对_时钟脉冲_和_输入信号的时间关系_的要求。五、用CMOS电路实现下面的逻辑函数，画出其内部电路图(用场效应管作为根本单元)，要求清晰整洁。〔共10分，每题5分〕1、L=2、L=六、设计一个由三人投票〔只能投赞成和反对票〕的表决电路，当多数人赞成时，投票通过。投赞成票约定为1，投票通过约定为1，只限用与非门电路，要求写出设计过程〔10分〕解：依题意可得下面的真值表，L=1代表投票通过；ABCL00000010010001111000101111011111由上面的真值表可得逻辑表达式为：L=AB+BC+CA+ABC=AB+BC+CA将其划简为与非表达式为：L=依上式画出逻辑电路图如下：七、解：设每个门的时延均为t。考虑门的传输延迟时间，电路波形图如下所示，可见电路存在竞争冒险。八、解：(1)按题意要求的状态转换表画次态的卡诺图，由此得状态方程、驱动方程如下：=＋〔＋〕=＋〔＋〕=(＋)＋(＋)Ｊ，ＫＪ，ＫQ3

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论