2021年数字电子技术题库

选取题求逻辑函数最简与或式（）2.

函数F(A,B,C)=AB+BC+AC最小项表达式为()。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）3.求逻辑函数最简与或式A.B.C.D.14.求逻辑函数最简与或式A.B.C.D.5.求逻辑函数最简与或式（）6.函数最简与或式（）7.逻辑函数，至少需要几种与非门可以实现此逻辑（）(A)2(B)3(C)4(D)58.逻辑函数约束条件最简与或式（）9.逻辑函数原则与或式为（）10.图中门电路为74系列TTL门。规定当VI＝VIH时，发光二极管D导通并发光，且发光二极管导通电流约为10mA，下列说法对的是（）(A)两个电路都不能正常工作(B)两个电路都能正常工作(C)电路（A）可以正常工作(D)电路（B）可以正常工作11.74HC00为CMOS与非门采用+5V电源供电，输入端在下面哪种接法下属于逻辑0（）A．输入端接地B.输入端接高于3.6V电源C.输入端悬空D.输入端接同类与非门输出高电平3.6V12.下列说法对的是（）(A)组合逻辑电路输出不但和该时刻输入关于，还与电路本来状态关于(B)惯用组合逻辑电路有编码器、译码器、加法器、比较器、寄存器(C)组合逻辑电路也许发生竞争冒险(D)组合逻辑电路需要用状态方程来描述其逻辑功能13.用8选1数据选取器实现函数，A2、A1、A0分别接A、B、C，下列选项对的是()4分(A)(B)(C)(D)14.8线—3线优先编码器输入为I0—I7，当优先级别最高I7有效时，其输出值是（）。A．111B.010C.000D.10115.十六路数据选取器地址输入（选取控制）端有（）个。A．16B.2C.4D.816.已知74LS138译码器输入三个使能端（E3=1，E1=E2=0）时，地址码A2A1A0=011，则输出Y7～Y0是()。A.11111101B.10111111C.11110111D17.设计一种全加器，选取哪个方案可以实现（）(A)编码器和必要门电路(B)数值比较器和必要门电路(C)二进制译码器和必要门电路(D)7段显示译码器和必要门电路18.函数F=AB+BC，使F=1输入ABC组合为(

)

A．ABC=000

B．ABC=01019.已知某电路真值表如下，该电路逻辑表达式为()。A．B.C．D．ABCYABCY0000100000111011010011010111111120.下列选项中是8421BCD码是()A.0101B.1010C.1100D.111121.逻辑函数最简与或式是()A.1B.C.AD.A+B+C22.欲对全班40个学生以二进制代码表达，至少需要二进制码位数是()A.6B.5C.10D.5323.如下式子中不对的是（）A.B.C.D.24.在数字电路中，稳态时三极管普通工作在()状态。在图示电路中，若，则三极管T(),此时=()A．开关，截止，3.7VB．放大，截止，5VC．开关，饱和，0.3VD．开关，截止，5V25.数字电路中工作信号为()。A.脉冲信号 B. 随时间持续变化电信号C.直流信号D.模仿信号26.下列等式不成立是()A.AB+AC+BC=AB+BCB.(A+B)(A+C)=A+BCC.A+AB=AD.27.最小项逻辑相邻项是（）A.ABCDB.C.D.28.下列逻辑门类型中，可以用（）一种类型门实现另三种基本运算。A．与非门B．非门C．或门D．与门29.n个变量最小项是。A.n个变量积项，它包括所有n个变量，每个变量可用原变量或非变量。B.n个变量和项，它包括所有n个变量，每个变量可用原变量或非变量。C.n个变量积项，它包括所有n个变量，每个变量仅为原变量。D.n个变量和项，它包括所有n个变量，每个变量仅为非变量。30.三态门输出高阻状态时，是对的说法。A.用电压表测量指针不动B.相称于悬空C.电压不高不低D.测量电阻指针不动31.对于TTL与非门闲置输入端解决，可以。A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联32.CMOS数字集成电路与TTL数字集成电路相比突出长处是。A.微功耗B.高速度C.高抗干扰能力D.电源范畴宽33.如果要将一组并行输入数据转换为串行输出，则应采用哪种电路（）A.计数器B.编码器C.数据选取器D.数据分派器34.三位二进制编码器输出与输入端数量分别为（

）

A.3个、2个

B.3个、8个

C.8个、3个

D.2个、3个

35.七段显示译码器，当译码器七个输出端状态是abcdefg=0110011，高电平有效，输入一定为（

）

A.0011

B.0110

C.0100

D.010136.译码器驱动输出为低电平，则显示屏应当选用（

）

A.共阴极显示屏

B.共阳极显示屏

C.两者均可

D.不能拟定37.半加器逻辑功能是（）

A、两个同位二进制数相加

B、两个二进制数相加

C、两个同位二进制数及来自低位进位三者相加

D、两个二进制数和一半38.全加器逻辑功能是（）

A、两个同位二进制数相加

B、两个二进制数相加

C、两个同位二进制数及来自低位进位三者相加

D、不带进位两个二进制数相加39.对于两个4位二进制数A（A3A2A1A0）、B（B3B2B1B0），下面说法对的是（）

A、如果A3＞B3，则A＞B

B、如果A3＜B3，则A＞B

C、如果A0＞B0，则A＞B

D、如果A0＜B0，则A＞B40.实现多输入、单输出逻辑函数，应选（）

A、编码器

B、译码器

C、数据选取器

D、数据分派器41.对于触发器和组合逻辑电路，如下（）说法是对的。A、两者均有记忆能力B、两者都无记忆能力C、只有组合逻辑电路有记忆能力D、只有触发器有记忆能力42.CP有效期间，同步RS触发器特性方程是（）。A、B、（RS=0）C、D、（RS=0）43.CP有效期间，同步D触发器特性方程是（）。A、B、C、D、44.对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器应为（）。A、0B、1C、也许是0，也也许是1D、与45.JK触发器在CP脉冲作用下，若使，则输入信号应为（）。A、B、C、D、46.具备“置0”“置1”“保持”“翻转A、JK触发器B、基本RS触发器C、同步D触发器D、同步RS触发器47.仅具备“保持”“翻转”功能触发器叫（）。A、JK触发器B、RS触发器C、D触发器D、T触发器48.仅具备“翻转”功能触发器叫（）。A、JK触发器B、RS触发器C、D触发器D、T’触发器49.时序逻辑电路中一定包括（）A、触发器B、编码器C、移位寄存器D、译码器50.时序电路某一时刻输出状态，与该时刻之前输入信号（）A、关于B、无关C、有时关于，有时无关D、以上都不对51.用n个触发器构成计数器，可得到最大计数长度为（）A、B、C、D、52.同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者（）A、没有触发器B、没有统一时钟脉冲控制C、没有稳定状态D、输出只与内部状态关于53.一位8421BCD计数器，至少需要（）个触发器。A、3B、454.通过有限个CP，可由任意一种无效状态进入有效状态计数器是（）自启动计数器。A、能B、不能C、不一定能D、以上都不对55.寄存器在电路构成上特点是（）A、有CP输入端，无数码输入端。B、有CP输入端和数码输入端。C、无CP输入端，有数码输入端。D、无CP输入端和数码输入端。56.普通寄存器应具备（）功能。A、存数和取数B、清零和置数C、A和B均有D、只有存数、取数和清零，没有置数。57.表达脉冲电压变化最大值参数叫（）。A、脉冲幅度B、脉冲宽度C、脉冲前沿D、脉冲后沿58.表达两个相邻脉冲重复浮现时间间隔参数叫（）。A、脉冲周期B、脉冲宽度C、脉冲前沿D、脉冲后沿59.集成555定期器输出状态有（）A、0状态B、1状态C、0和1状态D、高阻态60.多谐振荡器能产生（）A、正弦波B、矩形波C、三角波D、锯齿波61.用555定期器构成施密特触发器回差电压可表达为（）A、B、C、D、62.施密特触发器惯用于对脉冲波形（）。A、计数B、寄存C、延时与定期D、整形与变换63.图1为由或非门构成基本SR锁存器，输入S、R约束条件是。A．SR=0B．SR=1C．S+R=0D．S+R=图.1图.264.图2所示为由与非门构成基本SR锁存器，为使锁存器处在“置1”状态，其应为。A．=00B．=01C．=10D．=1165.电路如图所示。实现电路是。A．B．C．D66.电路如图所示。实现电路是。A．B．C．D．67.电路如图所示。输出端Q所得波形频率为CP信号二分频电路为。A．B．C．D．68.将D触发器改导致T触发器，如图所示电路中虚线框内应是。A．或非门B．与非门C．异或门D．同或门69.米利型时序逻辑电路输出是。A．只与输入关于B．只与电路当前状态关于C．与输入和电路当前状态均关于D．与输入和电路当前状态均无关70.摩尔型时序逻辑电路输出是。A．只与输入关于B．只与电路当前状态关于C．与输入和电路当前状态均关于D．与输入和电路当前状态均无关填空题模仿信号特点是在幅度和时间上都是持续变化。数字信号特点是在幅度和时间上都是不持续变化。数字电路重要研究输出与输入信号之间相应逻辑关系。用二进制数表达文字、符号等信息过程称为编码_。27，166，10101。42，111100，11010111。最基本三种逻辑运算是与、或、非。逻辑等式三个规则分别是代入、对偶、反演。逻辑函数化简办法重要有公式化简法和卡诺图化简法。逻辑函数惯用表达办法有真值表、表达式和卡诺图。任何一种逻辑函数真是表是唯一，但是它表达式可有不同形式，逻辑函数各种表达办法在本质上是一致或相似，可以互换。写出下面逻辑图所示逻辑函数Y=（。写出下面逻辑图所示逻辑函数Y=）。14.半导体三极管作为开关元件时工作在饱和状态和截至状态。15.与门电路和或门电路具备多个输入端和1个输出端。16.非门电路是单端输入、单端输出电路。17.TTL门电路具备负载能力强、抗干扰能力强和转换速度快等长处。18.OC门是一种特殊TTL与非门，它特点是输出端可以并联输出，即。19.三态门除了高电平、低电平两个状态外，尚有第三个状态，这第三个状态常称为高阻态。20.依照逻辑功能不同特点，逻辑电路可分为两大类：组合逻辑电路和时序逻辑电路。21.组合逻辑电路重要是由与、或和非三种基本逻辑门电路构成。22.只考虑加数和被加数，而不考虑低位进位运算电路，称为半加器。23.不但考虑加数和被加数，并且考虑低位进位运算电路，称为全加器。24.译码是编码逆过程。25.数据选取器是在选取信号作用下，从各种数据中选取某一数据或一种数据作为输出组合逻辑电路。26.从奇偶校验角度来说，数码1011011是奇码，1001011是偶码。27.触发器具备2个稳定状态，在输入信号消失后，它能保持稳定状态。28.在基本RS触发器暗中，输入端或能使触发器处在复位状态，输入端或能使触发器处在置位状态。29.同步RS触发器状态变化是与CP脉冲信号同步。30.在CP有效期间，若同步触发器输入信号发生多次变化时，其输出状态也会相应产生多次变化，这种现象称为触发器空翻。31.同步D触发器特性方程为）。32.主从触发器是一种能防止空翻现象触发器。33.在CP脉冲和输入信号作用下，JK触发器可以具备保持、置0、置1、和翻转逻辑功能。34.在CP脉冲有效期间，D触发器次态方程=D，JK触发器次态方程=）。35.对于JK触发器，当CP脉冲有效期间，若J=K=0时，触发器状态保持；若时，触发器置0或置1；若J=K=1时，触发器状态翻转。36.对于JK触发器，若J=K，则可完毕触发器逻辑功能。37.对于JK触发器，若，则可完毕触发器逻辑功能。38.将D触发器D端与端直接相连时，D触发器可转换成T触发器。39.时序逻辑电路任何时刻输出信号不但取决于当时输入信号，并且还取决于电路本来状态。40.时序逻辑电路逻辑功能表达办法有方程、状态转换真值表、状态转换图、和时序图四种。41．用来记忆和记录输入CP脉冲个数电路，称为计数器。42.用以存储二进制代码电路称为寄存器。43.具备存储数码和使数码逐位右移或左移电路称为移存器。44.产生顺序脉冲信号电路称为顺序脉冲发生器。45.脉冲周期T表达两个相邻脉冲时间间隔。46.集成555定期器TH端，端电平分别不不大于和，定期器输出状态是低电平或0。47.集成555定期器TH端，端电平分别不大于和，定期器输出状态是高电平或1。48.多谐振荡电路没有稳定状态，电路不断地在两个状态之间转换，因而又称无稳态触发器。49.在触发脉冲作用下，单稳态触发器从稳态转换到暂稳态后，依托自身电容放电作用，又能回到稳态。50.用555定期器构成施密特触发器回差电压可表达为）。51.用555定期器构成施密特触发器电源电压为15V时，其回差电压为5V。判断题1.十进制数74转换为8421BCD码应当是。2.二进制只可以用来表达数字，不可以用来表达文字和符号等。3.十进制转换为二进制时候，整数某些和小数某些都要采用除2取余法。4.若两个函数相等，则它们真值表一定相似；反之，若两个函数真值表完全相似，则这两个函数未必相等。5.证明两个函数与否相等，只要比较它们真值表与否相似即可。6.在逻辑函数表达式中，如果一种乘积项包括输入变量至少，那么该乘积项叫做最小项。7.当决定一件事情所有条件所有具备时，这件事情才发生，这样逻辑关系称为非。8.在所有输入是“0”状况下，函数运算成果是逻辑“0”9.逻辑变量取值0和1表达事物互相独立而又联系两个方面。10.在变量A、B取值相异时，其逻辑函数值为1，相似时为0，称为异或运算。11.逻辑函数卡诺图中，相邻最小项可以合并。12.对任意一种最小项，只有一组变量取值使得它值为1.13.任意两个最小项之积恒为0。14.半导体二极管、三极管、MOS管在数字电路中均可以作为开关元件来使用。15.与门、或门和非门都具备各种输入端和一种输出端。16.在与门电路背面加上非门，就构成了与非门电路。17.CMOS门电路输入端在使用中不容许悬空。18.任何时刻，电路输出状态只取决于该时刻输入，而与该时刻之前电路状态无关逻辑电路，称为组合逻辑电路。19.组合逻辑电路逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种办法来描述，它们在本质上是相通，可以互相转换。20.型竞争冒险也称为1型竞争冒险。21.型竞争冒险也称为0型竞争冒险。22.3位二进制译码器应有3个输入端和8个输出端。23.3线—8线译码电路是三—八进制译码器。24.十六路数据选取器地址输入端有四个。25.能将一种数据，依照需要传送到各种输出端任何一种输出端电路，称为数据选取器。26.触发器有两个稳定状态，一种是现态，一种是次态。27.触发器有两个稳定状态，在外界输入信号作用下，可以从一种稳定状态转变为另一种稳定状态。28.同一逻辑功能触发器，其电路构造一定相似。29.仅具备反正功能触发器是T触发器。30.时序逻辑电路特点是在任何时刻输出不但和输入关于，并且还取决于电路本来状态。31.时序逻辑电路由存储电路和触发器两某些构成。32.为了记忆电路状态，时序电路必要包括存储电路，存储电路普通以触发器为基本单元电路构成。33.计数器可以记忆输入CP脉冲最大数目，叫做这个计数器长度，也称为计数器“模”。34.同步时序电路和异步时序电路最重要区别是，前者没有CP脉冲，后者有CP脉冲。35.同步时序电路和异步时序电路最重要区别是，前者所有触发器受同一时钟脉冲控制，后者各触发器受不同步钟脉冲控制。36.时序电路逻辑功能可用逻辑图、逻辑表达式、状态表、卡诺图、状态图和时序图等办法来描述，它们在本质上是相通，可以互相转换。37.当时序逻辑电路进入无效状态后，若能自动返回有效工作状态，该电路能自启动。38.单稳态触发器只有一种稳定状态。39.多谐振荡器有两个稳定状态。40.暂稳态持续时间是脉冲电路重要参数，它与电路阻容元件关于。41.多谐振荡器是一种自激振荡电路，不需要外加输入信号，就可以自动地产生矩形脉冲。42.单稳态触发器和施密特触发器不能自动地产生矩形脉冲，但可以把其她形状信号变换成矩形波。公式化简题1.2.3.4.5.6.7.8.9.10.11.12.13.14.卡诺图化简题1.2.3.4.F(A,B,C,D)=∑m(0,4,5,6,8,9,10,13,15)5.6.7.8.9.10.11.12.13.14.15.16.17.18.19.20.F(A,B,C,D)=∑m(4,5,6,13,14,15)＋∑d(8,9,10,12)21.22.Y(A,B,C,D)=∑m(1,9,12,14)+∑d(3,4,5,6,7,11,13,15)23.Y(A,B,C,D)=∑m（2,4,6,7,12,15）+∑d(0,1,3,8,9,11)分析题1.组合电路如图所示，分析该电路逻辑功能。写出逻辑表达式并化简，画出真值表。2.分析如图所示组合逻辑电路功能。写出逻辑表达式并化简，画出真值表。3.试分析如图所示组合电路，规定写出输出逻辑表达式，并判断电路在哪些输入信号状态突变时也许输出险象，为使电路工作可靠，用增长冗余项办法消除险象，并画出修正后逻辑电路。4.试分析图示组合逻辑电路，列出真值表，写出输出端逻辑函数表达式，并化简，阐明电路功能。5.下图是一种组合逻辑电路，试对其进行分析，规定：写出输出X、Y表达式并化简，列真值表，简述逻辑功能。6.7.8.9.分析图示电路逻辑功能，写出驱动方程、状态方程，列出功能表，画出状态转换图。10.分析图示组合逻辑电路功能，规定写出与-或逻辑表达式，列出其真值表，并阐明电路逻辑功能。11.已知逻辑电路如图所示，试分析其逻辑功能。规定写出与-或逻辑表达式，列出其真值表，并阐明电路逻辑功能。12.电路如图所示，图中①~⑤均为2线—4线译码器。（1）欲分别使译码器①~④处在工作状态，相应C、D应输入何种状态（填表P3.12-1）；（2）试分析当译码器①工作时，请相应A、B状态写出状态（填表P3.12-2）；（3）阐明图P3.14逻辑功能。表P3.14-1表P3.14-2处在工作状态译码器C、D应输入状态ABCD①00②01③10④1113.写出如图所示电路逻辑函数，并化简为最简与-或表达式。14．已知用8选1数据选取器74LS151构成逻辑电路如图所示，请写出输出L逻辑函数表达式，并将它化成最简与-或表达式。15.下图所示是用二个4选1数据选取器构成逻辑电路，试写出输出Z与输入M、N、P、Q之间逻辑函数式。16.分析图示电路，规定：（1）写出JK触发器状态方程；（2）用X、Y、Qn作变量，写出P和Qn+1函数表达式；（3）列出真值表，阐明电路完毕何种逻辑功能。17.试分析如图同步时序逻辑电路，并写出分析过程。18.同步时序电路如图所示。（1）试分析图中虚线框电路，画出Q0、Q1、Q2波形，并阐明虚线框内电路逻辑功能。（2）若把电路中Y输出和置零端连接在一起，试阐明当X0X1X2为110时，整个电路逻辑功能。19.如图所示为由计数器和数据选取器构成序列信号发生器，74161为四位二进制计数器，74LS151为8选1数据选取器。请问：74161接成了几进制计数器？20.试分析如图所示电路逻辑功能。图中74LS160为十进制同步加法计数器，其功能如表所示。CPEPET工作状态×0×××置零↑10××预置数×1101保持×11×0保持（但CO=0）↑1111计数21.试分析如图所示时序电路逻辑功能。22.试分析如图所示时序电路逻辑功能。23.分析下图所示同步时序电路。24.25.26.设计题1.试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1，否则输出为0。2.4位无符号二进制数A（A3A2A1A0），请设计一种组合逻辑电路实现：当0≤A＜8或12≤A3.约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭普通要么去汉堡店，要么去炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决规则是如果约翰和简妮都批准，或多数批准吃炸鸡，则她们去炸鸡店，否则就去汉堡店。试设计一组合逻辑电路实现上述表决电路。4.试设计一种全减器组合逻辑电路。全减器是可以计算三个数X、Y、BI差，即D=X-Y-CI。当X＜Y+BI时，借位输出BO置位。5.设计组合逻辑电路，将4位无符号二进制数转换成格雷码。6.请用至少器件设计一种健身房照明灯控制电路，该健身房有东门、南门、西门，在各个门旁装有一种开关，每个开关都能独立控制灯亮暗，控制电路具备如下功能：（1）某一门开关接通，灯即亮，开关断，灯暗；（2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗；（3）当三个门开关都接通时，灯亮。7.设计一种能被2或3整除逻辑电路，其中被除数A、B、C、D是8421BCD编码。规定能整除时，输出L为高电平，否则，输出L为低电平。规定用至少与非门实现。（设0能被任何数整除）8.如图所示为一工业用水容器示意图，图中虚线表达水位，A、B、C电极被水浸没时会有高电平信号输出，试用与非门构成电路来实现下述控制作用：水面在A、B间，为正常状态，亮绿灯G；水面在B、C间或在A以上为异常状态，点亮黄灯Y；面在C如下为危险状态，点亮红灯R。规定写出设计过程。9.用一种8线-3线优先编码器74HC148和一种3线-8线译码器74HC138实现3位格雷码→3位二进制转换。10.用二个4选1数据选取器实现函数L，容许使用反相器。11.一种组合逻辑电路有两个控制信号C1和C2，规定：（1）C2C1=00时，（2）C2C1=01时，（3）C2C1=10时，（4）C2C1=11时，试设计符合上述规定逻辑电路（器件不限）12.试用4选1数据选取器74LS153（1/2）和至少量与非门实现逻辑函数。13.用8选1数据选取器74LS151设计一种组合电路。该电路有3个输入A、B、C和一种工作模式控制变量M，当M=0时，电路实现“意见一致”功能（A，B，C状态一致时输出为1，否则输出为0），而M=1时，电路实现“多数表决”功能，即输出与A，B，C中多数状态一致。14.已知8选1数据选取器74LS151芯片选取输入端A2引脚折断，无法输入信号，但芯片内部功能完好。试问如何运用它来实现函数F(A,B,C)＝∑m(1,2,4,7)。规定写出实现过程，画出逻辑图。15.用三片四位数值比较器74LS85实现两个12位二进制数比较。16.用一片4位数值比较器74HC85和适量门电路实现两个5位数值比较。17.试用四片一位全加器实现8位数据奇偶校验器。18.试设计一种4输入、4输出逻辑电路。当控制信号C=0时，输出状态与输入状态相反；C=1时，输出状态与输入状态相似。可采用各种逻辑门电路来实现。19.试用2输入与非门设计一种3数入组合逻辑电路。当输入二进制码不大于3时输出为0，否则输出为1.20.试设计一种4位奇偶校验器，即当4位数中有奇数个1时输出为0，否则输出为1.可采用各种逻辑功能门电路来实现。21.某足球评委会由一位教练和三位球迷构成，对裁判员判罚进行表决。当满足如下条件时表达批准：有三人或三人以上批准，或者有两人批准，但其中一人是教练。试用2输入与非门设计电路。22.设计一种序列检测器，用来检测二进制序列。每当持续收到3个1（或3个以上1）时，该检测器输出为1，否则为0。23.设计一种二进制数码串行加法器。24.用T触发器作存储元件，设计一种两位二进制减1计数器。电路工作状态受输入信号x控制。当x=0时，电路状态不变；当x=1时，在时钟脉冲作用下进行减1计数。计数器有一种输出z，当产生借位时z=1，否则z=0。25.用D触发器设计一种8421BCD码同步十进制加计数器。26.设计一种串行数据检测器。电路输入信号X是与时钟脉冲同步串行数据，其时序关系如下图所示。输出信号为Z；规定电路在X信号输入浮现110序列时，输出信号Z为1，否则为0。27.用D触发器设计状态变化满足下状态图时序逻辑电路28.用上升沿D触发器和门电路设计一种带使能EN上升沿D触发器，规定当EN=0时，时钟脉冲加入后触发器也不转换；当EN=1时，当时钟加入后触发器正常工作，注：触发器只容许在上升沿转换。29.试用D触发器设计一种同步五进制加法计数器，规定写出设计过程。30.设计三相步进电机控制器：工作在三相单双六拍正转方式，即在CP作用下控制三个线圈A、B、C按如下方式轮流通电。31.图为一种米利型序列检测器状态转换图。用D触发器实现该电路（S0、S1、S2编码分别为00、01、11）32.设计一种串行编码转换器，把一种8421