数字电子技术第4章1

数字电子技术_第4章2024/3/29数字电子技术第4章[1]第四章组合逻辑电路主要内容

4.1组合逻辑电路分析

4.2组合逻辑电路设计4.3组合逻辑电路的冒险现象

2数字电子技术第4章[1]4.1组合逻辑电路分析分析目的：找出给定逻辑电路输出和输入之间的逻辑关系，了解其逻辑功能。

分析步骤：

①电路→逻辑函数式②化简③逻辑函数式→真值表④逻辑函数式、真值表3数字电子技术第4章[1]4.1组合逻辑电路分析【例】②真值表③逻辑功能：显然逻辑功能是“异或”功能

ABF000011101110①逻辑函数式4数字电子技术第4章[1]4.1组合逻辑电路分析4.1.1全加器

ABFCO0000011010101101真值表逻辑图符号1.半加：不考虑进位的两个二进制数相加；

半加器：实现半加运算的电路。

5数字电子技术第4章[1]4.1组合逻辑电路分析2.全加：考虑了低位进位的两个二进制数相加（实际上是3个二进制数相加）符号全加器：实现全加器运算的电路。

MSI：74LS183(双全加器)

6数字电子技术第4章[1]4.1组合逻辑电路分析3．串行进位加法器组成：低位的进位输出接高位的进位输入。如图4-1-4（P108）缺点：速度慢（最大时延=4个全加器的传输延迟）。MSI：T6927数字电子技术第4章[1]4.1组合逻辑电路分析4.超前进位加法器原理：通过逻辑电路事先得出每一位全加器的进位输入信号，而无需再从最低位开始向高位逐位传递进位信号。注意：电路复杂程度↑优点：运算结果只需三级门的延迟，进位输出只需二级门的延迟。缺点：电路复杂MSI：74LS283,CC4008电路：如图4-1-5(P109)011+0111108数字电子技术第4章[1]9数字电子技术第4章[1]4.1组合逻辑电路分析1.普通编码器（不允许两个或两个以上的输入有效）编码：在选定的一系列二进制数码中，赋予代码特定含义的过程。编码器：执行编码功能的电路。4.1.2编码器10数字电子技术第4章[1]4.1组合逻辑电路分析由真值表可得：Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7如果任何时刻只允许一个取值为１，则利用任意项化简为：ABCDY1Y010000001000100101000011111数字电子技术第4章[1]4.1组合逻辑电路分析12数字电子技术第4章[1]4.1组合逻辑电路分析2.优先编码器（允许多个输入有效）原理：对输入信号按优先顺序排队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。74LS1488线－3线优先编码器介绍：

13数字电子技术第4章[1]4.1组合逻辑电路分析功能分析：①/ST──片选端（选通端）/ST=1时，所有输出为高（包括Ys、/YEX）/ST=0时，正常工作。②Ys──无编码指示端Ys=0时，表示电路工作，但无编码Ys=1时，且/ST=0，表示电路工作且有编码。③/YEX──扩展端/YEX=0时，表示电路工作且有编码/YEX=1时，且/ST=0，表示电路工作但无编码。④/IN0~/IN7──输入端低有效，且优先顺序是/IN7……/IN0⑤/Y0~/Y2──输出端低有效，即用/Y2/Y1/Y0表示/IN7有效14数字电子技术第4章[1]4.1组合逻辑电路分析【例】：用两片74LS148接成16线—４线优先编码器。15数字电子技术第4章[1]4.1组合逻辑电路分析工作原理：

①无输入时

②有输入时

尽管此时可能有输入，但被YS1屏蔽了MSI：

74LS148、CC45328—3优先编码器74LS147、CC4014710—4优先编码器16数字电子技术第4章[1]4.1组合逻辑电路分析1.二进制译码器

输入（二进制代码）输出（与输入代码一一对应的高低电平信号。）译码：编码的逆过程，即将二进制代码译成对应的输出信号。译码器：完成译码功能的电路§4.1.3译码器结论：每一个输出端都是一个最小项的反，且输出包含了全部最小项，也叫全译码器17数字电子技术第4章[1]4.1组合逻辑电路分析18数字电子技术第4章[1]4.1组合逻辑电路分析

输出低有效；

利用使能端可将多片138级连使用，如4-16译码。74LS138三—八译码器19数字电子技术第4章[1]4.1组合逻辑电路分析20数字电子技术第4章[1]4.1组合逻辑电路分析

+5V

2

1

4

&

74LS138(1)

1

0

2

4

3

5

6

7

Z0

Z1

Z2

Z3

Z4

Z5

Z6

Z7

Z8

Z9

Z10

Z11

Z12

Z13

Z14

Z15

2

1

4

&

74LS138(2)

1

0

2

4

3

5

6

7

D3

D0

D1

D2

G2A

G1

G2B

【例】：用两片74LS138接成4—16线译码器。21数字电子技术第4章[1]4.1组合逻辑电路分析2．二一十进制译码器

输入（BCD码）

输出（十个对应的高低电平）伪码22数字电子技术第4章[1]4.1组合逻辑电路分析2．二一十进制译码器

输入（BCD码）

输出（十个对应的高低电平）23数字电子技术第4章[1]4.1组合逻辑电路分析2．二一十进制译码器

MSI：74LS42（常用二—十进制译码器）特点：①无任何控制端；②具有拒绝伪码的功能。注意：变量译码器可作为数据分配器使用。

A1A0──地址分配D=1时→选定【例】：

D=0时→选定24数字电子技术第4章[1]4.1组合逻辑电路分析【例】：

25数字电子技术第4章[1]4.1组合逻辑电路分析3．显示译码器

（1）七段字符显示器：

LED（LightEmittingDiode）

LCD（LiguidCrystaeDisplay）

与普通二极管不同，正向导通的发光；

半导体材料不是硅、锗，是磷砷化镓、磷化镓、砷化镓等；

杂质浓度很高，复合过程放的多余能量→发光；

正向压降1.6V、1.8V、2.0V、2.2V等；

有红色，绿色，近来也有兰色，有普通、高光、超高光的区分；

有八段LED，小：每段1个LED中：每段2个LED大：每段4个LED

分共阳与共阴（如下图）LED特点：

26数字电子技术第4章[1]4.1组合逻辑电路分析27数字电子技术第4章[1]4.1组合逻辑电路分析LED优点：

工作电压低；

体积小；

寿命长；

可靠性高；

速度快（0.1μs）；

亮度高LED缺点：电流大（10mA）28数字电子技术第4章[1]4.1组合逻辑电路分析

为保证连续黑色→加交变电压（几十~几百Hz）；通过异或门实现交变电压，如图；不自发光，亮度差；响应速度慢（10~200ms），不宜用于高速系统；LCD特点：

在没有外加电场的情况下，液晶分子按一定取向整齐地排列着，液晶为透明状态，射人的光线大部分由反射电极反射回来，显示器呈白色加电压后出现动态散射效应。29数字电子技术第4章[1]4.1组合逻辑电路分析LCD优点：省电(功耗极小)！适用于便携式仪表，如手机LCD缺点：不自发光，亮度差；响应速度慢（10~200ms），不宜用于高速系统；30数字电子技术第4章[1]4.1组合逻辑电路分析（2）BCD—七段显示译码器十进制数BCD码译码输出显示0→0000→1111110→abcdefg1→0001→0110000→表4-1-8由表4-1-8可写出Ya~Yg的表达式，

31数字电子技术第4章[1]32数字电子技术第4章[1]4.1组合逻辑电路分析LSI：7446BCD-七段显示译码器(共阳、OC、耐压30V)

7448功能介绍：

①

②③④⑤

⑥

7447BCD-七段显示译码器(共阳、OC、耐压15V)7448BCD-七段显示译码器(共阴，有上拉电阻2K)7449BCD-七段显示译码器(共阴，OC，无/LT和/RBI)DIP1474246、247BCD-七段显示译码器(共阳、OC、(30V，15V))74248、249BCD-七段显示译码器(共阴、(有上拉电阻2K，OC))a~g（输出）—有内部上拉电阻（2K）→2mA为增大输出电流→可外接上拉电阻；33数字电子技术第4章[1]4.1组合逻辑电路分析【例】：将“005.600”显示为“5.6”34数字电子技术第4章[1]4.1组合逻辑电路分析功能：比较两个数的大小或是否相等。1．1位数值比较器§4.1.4数值比较器

ABFA>BFA=BFA<B0001001001101001101035数字电子技术第4章[1]2.多位数值比较器

图4-1-24是带级连输入的4位数值比较器；36数字电子技术第4章[1]4.1组合逻辑电路分析①若A3=B3，A2=B2，A1=B1，A0=B0③若A3<B3或A3=B3，A2<B2或A3=B3，A2=B2,A1<B1或A3=B3，A2=B2,A1=B1,A0<B0

则FA>B=1，即A>B则FA<B1，即A<B

则FA=B=1即A=B②若A3>B3或A3=B3，A2>B2或A3=B3，A2=B2，A1>B1或A3=B3，A2=B2,A1=B1,A0>B0工作原理：37数字电子技术第4章[1]4.1组合逻辑电路分析38数字电子技术第4章[1]4.1组合逻辑电路分析①利用级连端可方便地将4位数值比较器级连成8位数值比较器，如图4-1-26，只要对应位相连就可；②低位片的扩展端A>Ｂ、A<B置０，A=B置１。

MSI：74LS85，CC4063，CC14585【实例】8位数值比较器注意：

39数字电子技术第4章[1]4.1组合逻辑电路分析1.工作原理：

Do~Dn选一

Ｙ

§4.1.5数据选择器

A1A0Y00D001D110D211D340数字电子技术第4章[1]4.1组合逻辑电路分析2.4选１数据选择器74LS15341数字电子技术第4章[1]4.1组合逻辑电路分析3.4选１数据选择器CC14539(由CMOS传输门构成的数据选择器)C=1时VI/VO←→VO/VIC=0时VI/VO←→VD/VI42数字电子技术第4章[1]4.1组合逻辑电路分析①当A1A0=00时TG5、TG1和TG3导通，Y1=D10②当A1A0=01时TG5、TG2和TG4导通，Y1=D11③当A1A0=10时TG6、TG1和TG3导通，Y1=D12④当A1A0=11时TG6、TG2、TG4导通，Y1=D13同样有：MSI：74LS151（8选1、互补输出）、74152、CC4512、CC14539（双4选1）、74LS153（双4选1）原理：43数字电子技术第4章[1]4.1组合逻辑电路分析【例】利用/ST扩展数据选择器44数字电子技术第4章[1]4.1组合逻辑电路分析奇偶/校验码：就是在信息码之后，加一位校验码位，使码组中的1的码元个数为奇数或偶数。检错码：能检测出差错码组的码型。奇偶校验码是常用的检错码，但只有检测一位差错的能力。

奇偶产生校验电路：有奇偶校验能力及能产生偶校验码的电路。

§4.1.6奇偶产生/校验电路

45数字电子技术第4章[1]4.1组合逻辑电路分析FEV──偶输出FOD──奇输出A~H──8个数据输入EVEN──偶控制端，此时用FOD与数据一起输出，以保持偶输出ODD──奇控制端，此时用FOD与数据一起输出，以保持奇输出。741809位奇偶产生器/校验器

46数字电子技术第4章[1]4.1组合逻辑电路分析奇偶效验系统实验电路(正常通信)47数字电子技术第4章[1]4.1组合逻辑电路分析奇偶效验系统实验电路(模拟错误通信)48数字电子技术第4章[1]第四章组合逻辑电路主要内容

4.1组合逻辑电路分析

4.2组合逻辑电路设计4.3组合逻辑电路的冒险现象

49数字电子技术第4章[1]4.2组合逻辑电路设计设计：根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。

§4.2.1采用SSI的组合逻辑电路设计

SSI门电路器件资源：MSI器件可编程逻辑器件（第八章）最简原则：

所用器件数最少

器件的种类最少

器件间的连线最少。50数字电子技术第4章[1]4.2组合逻辑电路设计具体步骤：一、进行逻辑抽象（将因果关系

逻辑函数）1．分析事件因果关系，确定输入变量和输出变量（原因──输入，结果──输出）2．定义逻辑状态的含意（0──？1──？，也叫逻辑状态赋值）3．根据因果关系，列出真值表二、写出逻辑函数式三、选定器件类型（SSI？MSI？与非门？或非门）四、化简或变换形式（根据所用门的类型）五、画出逻辑图注意：并不是每个设计都需要所有的步骤，如①设计要求本身就是真值表形式，不必逻辑抽象②逻辑关系非常简单，不需要真值表③实际设计项目还必须包括所选器件的管脚连接，PCB设计等。51数字电子技术第4章[1]4.2组合逻辑电路设计【例4-1】有一火灾…的电路。（P130）

解：①逻辑抽象原因：A、B、C为输入（1──有火灾、0──无火灾）结果：F为输出1──报警0──不报警ABCF00000010010001111000101111011111②写出逻辑函数式

③选定器件：SSITTL电路，如用“与非”门、“与或非”门52数字电子技术第4章[1]4.2组合逻辑电路设计【例4-1】有一火灾…的电路。（P130）

ABCF00000010010001111000101111011111④化简（用卡诺图）F=(A+B)(A+C)(B+C)（或与式）⑤画出逻辑图（P131~132）【例4-2】【例4-3】【例4-4】自看注：为求或与式，可圈卡诺图中的0，写最大项的“与”。53数字电子技术第4章[1]4.2组合逻辑电路设计§4.2.2采用MSI实现组合逻辑函数

为什么用MSI实现F？因为：①性能好，因为MSI是经典设计电路；②如果F与某MSI功能接近，则可简化设计，减少错误，只需少量连线；③数据选择器可方便实现单输出函数；④译码器及附加逻辑可方便实现多输出函数；⑤代码变换通常可用加法器实现。

1．用具有n个地址输入端的数据选择器实现n变量逻辑函数原理：根据若定义：A1A0─→两个输入变量D0~D3─→根据F中mi的有无分别赋值（1或0）54数字电子技术第4章[1]4.2组合逻辑电路设计【例4-5】用8选1数选器实现

D0=0D4=1D1=1 D5=1D2=1 D6=1D3=1 D7=0连接电路如图结论：①n个地址的数选器可实现任一n变量的F；

②n个地址的数选器可实现任一小于n变量的F；实现方法：（a）将多余地址端接地；（b）将相应的Di接地。解：根据卡诺图，有55数字电子技术第4章[1]4.2组合逻辑电路设计2．用具有n个地址端的数选器实现m变量逻辑函数（m>n）

(1)扩展法

利用扩展端将数选器扩展成m个地址端的数选器实现F。【例4-6】用两片8选1数选器实现56数字电子技术第4章[1]4.2组合逻辑电路设计（2）降维图法

降维图：将卡诺图的某些变量也作为小方格内的值而得到的新的卡图记图变量：降维图小方格中的变量降维方法：

①若F(A、B、C、0)=F(A、B、C、1)=0，则合并的小方格为0;②若F(A、B、C、0)=F(A、B、C、1)=1，则合并的小方格为1;③若F(A、B、C、0)=0，F(A、B、C、1)=1，则合并的小方格为D;④若F(A、B、C、0)=1，F(A、B、C、1)=0，则合并的小方格为D;57数字电子技术第4章[1]4.2组合逻辑电路设计（2）降维图法

58数字电子技术第4章[1]4.2组合逻辑电路设计【例4-7】用一片8选1数选器实现如下函数：（P140）59数字电子技术第4章[1]4.2组合逻辑电路设计【例4-8】用8选1数选器实现如下函数：（P140~142）60数字电子技术第4章[1]4.2组合逻辑电路设计注意：

①选用不同的变量作记图变量其结果和复杂程度是不一样的（即一题多解）；②如果只降维一次，则外围元件只需一个反向器，降维太多，外围电路将较复杂；③该法只适用于单输出函数。3．用译码器实现F原理：应用外部逻辑将全译码器输出的mi进行组合输出。A、B、C…→译码器→全部mi→外部逻辑(F1、F2、…Fm)多输出函数61数字电子技术第4章[1]4.2组合逻辑电路设计【例4-9】P14362数字电子技术第4章[1]4.2组合逻辑电路设计4．采用全加器实现F主要用于实现代码转换逻辑【例4-10】设计将8421BCD码转换成余3BCD码的电路。

【例4-11】用加法器实现两个1位8421BCD码加法运算。

63数字电子技术第4章[1]第四章组合逻辑电路主要内容

4.1组合逻辑电路分析

4.2组合逻辑电路设计

4.3组合逻辑电路的冒险现象

64数字电子技术第4章[1]4.3组合逻辑电路的冒险现象§4.3.1静态逻辑冒险

前面的分析与设计都是在稳态下进行的，变化瞬间的情况怎样？

65数字电子技术第4章[1]4.3组合逻辑电路的冒险现象竞争──门电路两个输入信号同时向相反的逻辑电平跳变的现象；

冒险──由于竞争而在电路输出端（可能）产生尖峰脉冲的现象。

∵如果有竞争，必须:①两个输入信号到达的时间不同(如图4-3-3)

②门的传输延迟不同(对两级门电路，如图4-3-2)

冒险注意：有时即使满足如上条件也不一定会产生冒险。如对上电路A、B信号延迟的时间对调就不会有冒险。

66数字电子技术第4章[1]4.3组合逻辑电路的冒险现象静态冒险：输入信号变化前后稳定输出相同而在转换瞬间出现的冒险；

（1-0-1）─