ps2键盘解码基础实验与串口通信进阶实验

PS2键盘解码实验基础实验：ps2键盘通过ps2接口和FPGA相连，通过在开发板上对接收到的键盘扫描码进行接收和解码，将键盘值在数码管上进行显示。进阶实验：串口通信实验，ps2键盘作为输入，通过FPGA和电脑进行串行通信，将键盘值显示在电脑屏幕上。(1)基础实验：moduleps2(rst_n,clk,ps2clk,ps2data,sw,seg);inputrst_n;//高电平复位信号inputclk;1/50M固有时钟inputps2data;//ps2数据线output[3:0]sw;//数码output[7:0]seg;//数码管段选择reg[5:0]num;//用于循环寄存器regps2clk_r0,ps2clk_rl;1/用于检测ps2clk时钟下降沿11***********检测ps2clk时钟下降沿并存于neg_ps2clk寄存器中************//ps2clk_r1<=ps2clk_rassignneg_ps2clk=~ps2clk_r0&ps2clk_r1;temp_data[0]<=ps2data;//bit0temp_data[2]<=ps2data;//bit2temp_data[6]<=ps2data;//bit6moduletop(clk,rst,__clk;[7:0]dout;//暂存按键的ASSIC码值bps_start;//发送启动信号m1(.rst(rst),clk(clk),.ps2clk(ps2clk),.ps2data(ps2data),.ps2_state(ps2_stabotem2(.bps_start(bps_start),.clk(clk),.rst(rst),.clk_bps(clm3(.clk(clk),rst(rst),.clk_bps(clk_bps),rx_int(ps2_state),,rx_data(dout),.bmoduledfps2(rst,clk,ps2clk,psassignneg_ps2clkps2_state<=1'b0;ps2_state<=1'b0;1/******************将输出键值通码转换成ASSIC码值******************//8'h2B:dout<=8'd70modulebote(bps_start,clk,rst,clk_bpsbps_start;//波特率转换启动信号outputclk_bps;//转换后输出信号reg[11:0]i;//用于分频计数parameterspeed=2603;//波特率控制50M/9600/21/**********************960Obps波特率产生模块*********************//chuangkou(clk,rst,clk_bps,rx_int,rx_data,bpclk_bps;//波特率变换后信号 rxint;//接收准备好信号 [7:0]rx_data;//暂存键值的ASSIC码值rs232_tx;//串口输出端口[3:0j;//用于循环寄存器j<=1'b0:j<=j+1'b1;j<=j+1'b1;j<=j+1'b1;j<=j+1'b1;j<=j+1'b1;j<=j+1'b1;assignposedge_clk_bps=clk_bps_r0&~clk_bNET"clk"NET"rst"NET"ps2clk"NET"ps2data"p123456789ABCDEFGH5555666677772222p123456789ABCDEFGH5555666677772222NET"rs232_tx"LOC="P9";卜早串口调试助手V9.29设置波特率校验位数据位停止位关闭串口Ps2键盘解码实验持续了近一周，在这一周的实验中，我失败的很多次，但首先，这次试验让我对verilog语言有了更加系统的认识，对verilog语言进行编程也更加熟练，培训初刚开始学verilog时，只会一些基本的语法和进行一些简单的小模块编程，对这些小模块的作用没有系统的更高层次的认识，只要求它能实现功能而没有考虑到一些细节的影响。然而通过这次实验，我认识到编写程序要完成一定的功能要注意很多细节问题，即使有很多方法可以实现同一个功能，但我们也要最优化，尽量减少它对其他模块产生的负作用。还有就是编程时要考虑到所有可能出现的情况，要对实验的整个时序工作情况有特别清楚地认串行通信协议，了解的键盘的工作原理并开始尝试着读懂其协议，开始看师兄们给的ps2协议资料时，看的很迷糊，后来通过师兄们的讲解后，对键盘工作的整个时序才有了较清晰的认识。对于串行通信协议，我只了解了本次实验所需的发送方面，在以后的学习中还要全面理