现代数字系统设计05电子设计竞赛培训

现代数字系统设计技术全国大学生电子设计竞赛选拔培训郭万有2005.55/26/2024◆

数字集成电路、数字系统、EDA◆SOC与SOPC◆

IP核◆

基于FPGA/CPLD的数字系统设计EDA技术与现代数字系统设计◆总结◆DSP的FPGA实现◆附：数字系统应用5/26/2024第一节数字集成电路、数字系统、EDA5/26/2024标准通用器件（SSI/MSI）微处理器(CPU)、单片机（MCU）等软件组态器件，外围器件(LSI,VLSI)等1.1数字集成电路门阵列（GateArray）标准单元(StandardCell)可编程逻辑器件(ProgrammableLogicDevice)PROMFPLAPALGALHDPLDFPGAASIC

全定制(FullCustom)半定制(Semi-Custom)EPLDCPLD5/26/2024

◆可编程逻辑器件经历了从PROM、PLA、PAL、GAL、EPLD到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面不断地改进和提高。

目前,FPGA已开始采用90nm工艺，集成度可达上千万门，速度可达千兆级，内置硬核、存储器、DSP块、PLL等,支持多种软核,成为理想的SOC设计平台．5/26/2024VS5/26/2024低速数字系统信号速率：＜１MHz平台：MCU、SSI/MSI、LSI、VLSI中高速数字系统信号速率：１0MHz级平台：DSP、Embedded、高端CPU、CPLD高速数字系统信号速率:１00MHz级平台：FPGA、ASIC现代数字系统平台：FPGA、ASIC，内嵌DSP、ARM等数字系统的设计对FPGA及EDA的依赖程度愈来愈高1.2数字系统5/26/2024单片机系统5/26/2024DSP及嵌入式系统5/26/2024FPGA系统5/26/2024 1.3EDA技术

EDA(ElectronicDesignAutomation)，即电子设计自动化，是汇集计算机应用学、微电子学和电子系统科学最新成果的一系列电子系统设计软件。EDA经历了三个发展阶段：

◆

CAD(ComputerAidedDesign)阶段(60年代中~80年代初)

◆

CAE(ComputerAidedEngineering)阶段(80年代初~90年代)

◆

ESDA(ElectronicSystemDesignAutomation)阶段(90年代初以来的高速发展的阶段)5/26/2024数字系统EDA主要特征◆高层综合(HLS)理论与方法取得进展，推动了行为级综合优化工具的完善与发展。

◆采用硬件描述语言来描述设计：形成了VHDL和VerilogHDL两种标准硬件描述语言；采用C语言、MATLAB描述数字逻辑也已成为现实。

◆采用平面规划(Floorplaning)技术,对逻辑综合和物理版图设计进行联合管理。

◆可测性综合设计。开发了扫描输入、BLST（内建自测试）、边界扫描等可测性设计(DFT)工具，并已集成到EDA系统中。5/26/2024

著名EDA公司5/26/2024第二节基于可编程逻辑器件的数字系统设计5/26/20242.1可编程逻辑器件结构基本PLD结构输入电路与阵列或阵列输出电路输入输出输入项乘积项或项5/26/2024PIACPLD结构图I/OControlBlockLABLABLABLABLABLABLABLABLABLABLABLABLABLABLABLAB5/26/2024...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCFPGA结构图...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCEABEAB嵌入式阵列5/26/20245/26/2024

ISEFoundation

包含了业界用于可编程逻辑设计的最先进的时序驱动实现工具，以及设计输入、综合和验证功能。

2.1可编程逻辑器件开发环境5/26/20241.3可编程逻辑器件开发过程设计准备设计输入原理图硬件描述语言设计综合与实现优化合并、映射布局、布线生成编程文件功能仿真时序仿真器件测试器件编程5/26/2024设计输入路线图1K-5K10-100K100K-1M1M-10M19911993199519971999200120032005EquationsSchematicsRTLBehavioralVHDL/VerilogIntellectualPropertyMATLABDSPBUilDERC-Code

SystemC1UsableGates(K)5/26/20241.4基于FPGA设计的特点◆PLD改变了传统的数字系统设计方法门级

板级

芯片级◆EDA技术极大地提高了设计效率设计输入

设计综合

设计实现

设计验证

5/26/2024第三节IPCORE5/26/2024IP的定义

IP

(IntellectualProperty)是知识产权的简称。IP定义为：经过预先设计、预先验证，符合产业界普遍认同的设计规范和设计标准，具有相对独立功能的电路模块；可重用于

SoC或复杂ASIC/FPGA设计中。在工业界，IP常被称为SIP(SiliconIP)或VC(VirtualComponent)。在FPGA设计界，IP称为IP核（IPCore），有硬核(hardcore）、软核（softcore)之分.5/26/2024来源:IntelpublicpresentationsIP的地位——IC产业的三次分工5/26/2024工艺发展与设计效率之间的剪刀差

5/26/2024IP重用对设计生产率的提高IP模块是设计重用的关键部分，是结束“设计间距”唯一有效的方法，如果没有它，半导体生产商和OEM供应商根本无法达到今天已经达到的水平。5/26/2024IP标准化组织NameEstablishTimeRegionFunctionVSIA1996U.S.A制定IP规范、标准；发展支撑软件VCX1998England提供IP发行标准和交易方法；为电子商务交易立法；提供数据库安全系统D&R1997U.S.A提供检索系统；支持查找和发展IP；基于因特网的IP管理系统OCP-IP2001U.S.A为面向“即插即用”的SOC设计提供一套完整的标准IP核插座接口协议5/26/2024Altera公司部分IPCoreMegaCore

FunctionVersionSupportsOpenCore®

PlusSOPCBuilderReadyDSPBuilderReady

PCICompiler:32-bitMaster/Target3.2.0

PCICompiler:64-bitMaster/Target3.2.0

8-bitHyperTransport™

BusInterface1.3.0

DDRSDRAMController2.2.0

FiniteImpulseResponseCompiler3.1.0

NumericallyControlledOscillatorCompiler2.2.0

FastFourierTransform(FFT/IFFT)2.1.0

ColorSpaceConverter2.2.0

Reed-SolomonCompiler,Decoder3.5.0

Reed-SolomonCompiler,Encoder3.5.0

TurboDecoder1.6.0

TurboEncoder1.6.0

ViterbiCompiler,ParallelDecoder4.1.0

ViterbiCompiler,SerialDecoder4.1.0

8B10BEncoder/Decoder1.5.0

Parallel&SerialRapidIO™

PhysicalLayer2.1.0

POS-PHYLevel2&3Compiler1.3.0

POS-PHYLevel42.2.1

SONET/SDHCompiler2.3.0

UTOPIALevel2Master2.3.0

UTOPIALevel2Slave2.4.0

5/26/2024第四节SOC与SOPC5/26/2024IC设计发展周期图许氏循环揭示了集成电路产品沿着“通用”与“专用”波动发展的规律；预测了继SoC之后的下一代的产品将是一种通用器件：可重构SoC——SOPC。SOPC5/26/2024系统芯片——SOCSoC（SystemonaChip）CPUDSPAnalogI/FROMPCB（SystemonaBoard）5/26/2024SOPC—SystemonaProgrammableChip5/26/2024SOPC的途径5/26/2024SOPCBuilderSOPC

Builder库中已有的组件：处理器

片内处理器

片外处理器的接口IP外设

存储器接口通用的微-外设通讯外设桥接口数字信号处理（DSP）IP硬件加速外设5/26/2024AlteraSOPC—NiosIIBuilderTMEBISRAM(SinglePort)SDRAMControllerDPRAMSDRAMInterfaceFlashInterfaceBridgeMasterPortSlavePortDual-PortRAMInterfaceARM-orMIPS-BasedProcessorPLLsPLDStripeInterconnectPortsCompletedSOPCArchitectureConfiguredIPCoresConfiguredSiliconFeatures(e.g.MemoryMapping)5/26/2024AlteraSOPC—NiosII实验板5/26/2024HardCopy——结构化的ASIC5/26/2024嵌有IBMPowerPC处理器硬核MicroBlaze™的FPGA

5/26/2024第五节DSP的FPGA实现5/26/2024Xilinx:多达444个18X18嵌入式乘法器丰富的DSP算法库MATLAB™/Simulink™、XilinxSystemGeneratorforDSPAltera:

FPGA的DSP特性5/26/2024AlteraFPGA上的DSP块5/26/2024在AlteraFPGA上实现DSP5/26/2024DSPBuilder将与MATLAB、Simulink块和Altera的IPMegaCore®功能块组合在一起，从而把系统级的设计和DSP算法的实现连接在一起。DSPBuilder允许系统、算法、和硬件设计去共享一个通用的开发平台。

DSPBuilder5/26/2024AlteraDSP设计流程5/26/2024总结◆FPGA/CPLD成为现代数字系统设计的主力载体◆嵌入式处理器、DSP功能块的完善与开发主导着当前FPGA结构的发展◆EDA软件以IP核的设计及应用为重要内容◆现代数字系统的设计