XAUI 接口介绍培训教材电子互联

XAUI接口介绍数据北研所硬件部门培训主讲：郑国庆日期：Sunday,March16,2025版次：1.0前言随着多家供应商可以提供具有卸载（offload）能力和高密度、低延迟交换能力的网络接口适配器，10Gb以太网产业链正在迅速成熟。对于许多要求高速数据传输的应用领域，10Gb以太网正在逐渐引入许多比传统光纤通道更具有吸引力的特点。随着市场的成熟，物理层连接方案也有了多种选择，这正如当年千兆位时代，人们可以在光互连和铜互连之间进行选择一样。每种物理层连接方案都在传输距离、成本、延迟和物理媒质方面具有各自的优势，对于系统级应用，必须仔细权衡这些因素。在板级，由于引脚数的降低和允许更长的走线长度，XAUI（10Gb附属单元接口）接口正逐渐替代XGMII（10Gb媒质独立接口）接口。在背板领域，XAUI已经成为了10Gb以太网事实上的标准，它可以实现一种低设计风险、高效率和低成本的机箱与插件板之间的互连。内容概述电平数据包Higig

概述10GigabitAttachmentUnitInterface(XAUI).pronounced“zowie”IEEEStd802.3ae™-2002现已被批准的XAUI规范规定了一种窄而快的数据管道，可以使用标准的CMOS集成电路来实现，或者嵌入到ASIC内部。这种规范由4个信号流组成，每个信号流的速度为3.125Gbps，总速度为12.5Gbps。即使考虑到8B/10B的编解码开销，仍足以支持10Gbps的信号吞吐率。这个速度也能与SONETOC-1929.953Gbps的速率相匹配。这个规范还包括其他几方面的优势，如嵌入时钟、8B/10B块编码，以及数据通道之间的自动时延纠正。就像所有的以太网规范一样，XAUI条款涉及到了媒介存取控制（MAC）和物理层（PHY）。MAC层负责从设备处理器接收信息，并将其组成为包含MAC地址、目的地址和以太网需要的其他信息的以太网帧。在物理层，以太网帧经过串行化处理输送到PCB的印制线、短导线或光纤中。XAUI委员会的许多工作都集中在物理层。XAUI还具有一种通道时延自动纠正能力，可以克服信号时延问题。信号可在XAUI线的发送器端进行发送，四个通道的布线无需精确匹配，信号将在接收器端自动纠正时延。XAUI定时时钟嵌入到数据之中，使自己成为一种自定时的接口。这使XAUI接口可以自我管理，自己消除在PCB印制线两端的时钟相对于信号的时延。在接收器端，再从每个通道上的串行数据流中恢复出嵌入的时钟。此外，XAUI还提供了一种方法，可以通过一个同步电路来消除四个通道之间的任何时延。在背板上传输的数据有下列原因会导致信号损失。首先，背板上的信号衰减在高频和低频时并不一致，高频信号比低频信号更容易产生衰减。另外，低频信号和高频信号在背板上一般是以不同的有效速度进行传输的。其结果是，在信号线的接收端，数据常常会产生相位偏移。这两个问题，即不一致衰减和相位偏移数据，会导致“符号间干扰”(ISI)畸变。在XAUI规范之外，半导体厂商们设计了预均衡和后均衡技术来补偿有噪声的背板上的信号损失。后均衡技术或那些使用在传输线接收端的技术通常成本较高，消耗的功率较大，也比较复杂，因为接收器中使用的技术必须能够从有噪声的信号中恢复数据和定时，并对任何信号损失进行补偿。与后均衡相比，预均衡技术是在发送器端发送信号之前采用的技术。预均衡技术的实现更简单，消耗的额外功率很小，并且对设备的成本没有任何影响。不过，因为不同长度的印制线需要不同级别的预均衡，因此在发送信号时使用的预均衡的级别必须具备可编程特性。预均衡或预加重是克服符号间干扰的一种途径。预加重通过检测信号转换在何时发生来实现。当信号转换将要发生时，预加重使后面的信号位以比没有转换时更大的幅度进行输出。由于转换表明一个高频信号正被传送，预加重使高频信号以比低频信号更大的幅度进行传送。如果预加重的级别按照系统背板的特性进行了适当的调节，则高频信号和低频信号在接收器端应该是均衡的，整个信号在到达接收器时将处于正常的幅度。对于很短或衰减较小的传输信号线，预加重过度将会导致信号过冲。这个问题可以通过调节预加重的级别加以解决。高速背板中的另一个难题从因符号间干扰造成的畸变信号中恢复数据。这个问题在有损耗的背板中比较常见，符号间干扰将破坏数据的间隔，降低接收器端的时序裕度。当这种情况发生时，接收到的某些位的时序裕度将少于理想的单元间隔。对于XAUI，理想的单元间隔为320ps。例如，假设一长串“1”之后是单个“0”，当这个“0”到达接收器时，间隔可能只有200ps。损失的120ps被那一长串的“1”吸收了。预均衡为这个问题提供了一种解决办法。对于上述例子，芯片可以用大于理想的320ps的宽度和大于前面数据的幅度来发送单个的“0”。额外的时序宽度来自它前面较长的“1”。当数据通过容易引起损失的背板介质到达接收器时，信号线的衰减将使这个“0”的间隔接近理想的单元间隔。电平XAUI接口均采用CML（CurrentModeLogic）电平CML电平是所有高速数据接口中最简单的一种。其输入和输出是匹配好的，减少了外围器件，适合于更高频段工作。CML常用来做串行数据的传输，数据速率为2.5Gbps或10Gbps。CML接口的输出电路形式是一个差分对，该差分对的集电极电阻为50Ω，如下图中所示，

输出信号的高低电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源

典型值为16mA，假定CML输出负载为一50Ω上拉电阻，则单端CML输出信号的摆幅为

Vcc~Vcc-0.4V。在这种情况下，差分输出信号摆幅为800mV，共模电压为Vcc-0.2V。若CML输出采用交流耦合至50Ω负载，这时的直流阻抗有集电极电阻决定，为50Ω，CML输出共模

电压变为Vcc-0.4V，差分信号摆幅仍为800mV。在交流和直流耦合情况下输出波形见图。CML输入结构有几个重要特点，这也使它在高速数据传输中成为常用的方式，如图所示：CML输入阻抗为50Ω，容易使用。输入晶体管作为射随器，后面驱动一差分放大器。CML的输入输出参数CML到CML的连接CML到CML之间连接分两种情况，当收发两端的器件使用相同的电源时，CML到CML可

以采用直流耦合方式，这时不需加任何器件；当收发两端器件采用不同电源时，一般要考虑

交流耦合，如图中所示，注意这时选用的耦合电容要足够大，以避免在较长连0或连1情

况出现时，接收端差分电压变小。数据包Higig

Higig协议是一种标准，通过使用这种标准，我们能把多个交换设备连接成一个简单的系统，这种系统可以是多个堆叠的交换产品，也可以是由多个交换逻辑和Fabric(5670,5671)组成的机架式设备。Higig协议允许转发单播报文、广播报文、二层多播报文、IP多播报文、未知单播报文和控制帧，此外，还支持端口镜像和端口捆绑，并实现包的分类等。Higig协议会修改数据包，给数据包加上一个长12bytes的higig头。bytesField

NameWidthDefinitionsValue第一个Dword（4bytes）0StartofPacket(SOPSymbol)8包起始标志0xFB1HGI8Higig头标志0x80：XGS头（表示此包用于与5690通信）0x00：BCM5632头（表示此包用于与5632通信）0x55：purepreamble（表示此包的higig头没有有用信息，只是一个纯前导）2VID_HIGH8VLANtag的高位3bitspriority1bitCFI（同tag中的标志位）4bitsVLANID3VID_LOW8VLANtag的低位VLANID的低8位第二个Dword0SRC_MODID5与SRC_PORT_TGID一起标志包来源的modulid和port/trunk组（Moduleid整个系统中唯一标志一个交换芯片。5671和5670是没有moduleid的）0OPCODE(OPC)3标志包的类型：0=控制帧，用于CPU与CPU之间的通信1=单播包2=广播包/DLF包（未知地址单播包）3=二层多播包4=IP多播包5，6，7保留值1PFM2多播包的端口过滤模式：00：向所有属于本VLAN的端口发送。01：对于在多播表中查找到相应表项的包精确转发，对查找失败的包进行广播。10：对于在多播表中查找到相应表项的包精确转发，对查找失败的包丢弃。1SRC_PORT_TGID6与SRC_MODID一起标志包来源的modulid和port/trunk组2DST_PORT/L2MC_Lo/IPMC_Lo5对单播包：DST_PORT与DST_MODID一起决定包去向。对多播包：表示多播组索引注：根据OPCODE的值作不同解释2CoS3标志包的内部优先级（与Tag头中的priority不一样，两者之间有一个映射方式。）3HEADER_FORMAT(HDR_FMT)2本域的值决定第三个Dword的格式0：defaultvalue(overlay1)1：ClassificationTag(overlay2)3CNG1表示如果发生包拥塞，则丢弃包，根据5690FFP的HDP设置（HighDropProcedence）3DST_MODID/L2MC_Hi/IPMC_Hi5对单播包：DST_PORT与DST_MODID一起决定包去向。对多播包：表示多播组索引。注：根据OPCODE的值作不同解释第三个Dword(overlay1)0MIRROR1标志进入系统的包需要被镜像0MIRROR_DONE1标志进入系统的包已经被镜像（该包也许仍要转发）0MIRROR_ONLY1标志进入系统的包是需要转发还是要镜像后丢弃0INGRESS_TAGGE