AUTO-HANDLER及测试基础知识

AUTOHANDLER及测试基础知识杨元明2011年3月29日

AUTOHANDLERAUTOHANDLER外形图平面Lyout图测试主界面TesterBOXTesterdockingpicture视频

测试系统及基础自动测试--系统组成自动测试系统组成动检测系统，通常包括以下几个部分。

（1）控制器

（2）激励信号源

（3）测量仪器

（4）开关系统

（5）适配器

（6）人机接口

（7）检测程序自动测试系统组成自动测试系统大体说来，它也是由微型计算机、通用硬件系统和软件系统三部分组成。但是，第三代自动测试系统主要体现以软件控制、以功能组合方式实现的合成仪器自动测试技术，以高速A/D、D/A和DSP芯片为基础组成通用测试仪器硬件系统（即通用硬件部分，结构如图9-3所示），而测试/测量任务的实现以及系统升级完全依靠软件来实现测试系统硬件组成软件系统部分示意图测试原理简要测试系统称为ATE，由电子电路和机械硬件组成，是由同一个主控制器指挥下的电源、计量仪器、信号发生器、模式（pattern）生成器和其他硬件项目的集合体，用于模仿被测器件将会在应用中体验到的操作条件，以发现不合格的产品。

测试系统硬件由运行一组指令（测试程序）的计算机控制，在测试时提供合适的电压、电流、时序和功能状态给被测器件（DUT)并监测被测器件的响应，对比每次测试的结果和预先设定的界限，做出pass或fail的判断。DC子系统DC子系统包含有DPS（DevicePowerSupplies，器件供电单元）、RVS（ReferenceVoltageSupplies，参考电压源）、PMU（PrecisionMeasurementUnit，精密测量单元）。DPS为被测器件的电源管脚提供电压和电流；.基于PMU的开短路测试开短路测试（Open-ShortTest）用以确认在器件测试时所有的信号引脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引脚、电源或地发生短路。

测试时间的长短直接影响测试成本的高低，而减少平均测试时间的一个最好方法就是尽可能早地发现并剔除坏的芯片。Open-Short测试能快速检测出DUT是否存在电性物理缺陷，如引脚短路、bondwire缺失、引脚的静电损坏、以及制造缺陷等。

另外，在测试开始阶段，Open-Short测试能及时告知测试机一些与测试配件有关的问题，如ProbeCard或器件的Socket没有正确的连接。

.基于PMU的开短路测试—对地二极管测试下方连接到地的二极管，用PMU抽取大约-100uA的反向电流；设置电压下限为-1.5V，低于-1.5V（如-3V）为开路；设置电压上限为-0.2V，高于-0.2V（如-0.1V）为短路。此方法仅限于测试信号管脚（输入、输出及IO口），不能应用于电源管脚如VDD和VSS.基于PMU的开短路测试—对地二极管基于PMU的开短路测试—电源二极管测试上方连接到电源的二极管，用PMU驱动大约100uA的正向电流；设置电压上限为1.5V，高于1.5V（如3V）为开路；设置电压下限为0.2V，低于0.2V（如0.1V）为短路。此方法仅限于测试信号管脚（输入、输出及IO口），不能应用于电源管脚如VDD和VSS.

电源类管脚结构和信号类管脚不一样，无法照搬上述测试方法。不过也可以测试其开路情形，如遵循已知的良品的测量值，直接去设置上下限。

基于PMU的开短路测试—电源二极管OpenshortdatalogDC测试

简要DC测试简要来讲包含：1.open/short；2.leakagecurrent；3.operatingcurrent；4.VOH/IOH

：

VOH指器件输出逻辑1时输出管脚上需要保证的最低电压（输出电平的最小值）；IOH指器件输出逻辑1时输出管脚上的负载电流（为拉电流），测试目的

VOH/IOH测试实际上测量的是输出管脚在输出逻辑1时的电阻，此测试确保输出阻抗满足设计要求，并保证在严格的VOH条件下提供所定义的IOH电流。5.VOL/IOL：

VOL指器件输出逻辑0时输出管脚上需要压制的最高电压（输出电平的最大值）；IOL指器件输出逻辑0时输出管脚上的负载电流（为灌电流），测试目的

VOL/IOL测试实际上测量的是输出管脚在输出逻辑0时的电阻，此测试确保输出阻抗满足设计要求，并保证在严格的VOL条件下吸收所定义的IOL电流。换句话说，器件的输出管脚必须吃进规格书定义的最小电流而保持正确的逻辑状态。6.IDDGrossCurrent：

IDD的定义有很多，其中包括流过DraintoDrain（CMOSD极）的电流；DraintoGND的电流；Drain的leakage电流等等。普遍认为最符合实际的定义应该是：IDD的测试分动态和静态两种电流，动态IDD是器件在正常工作时，Drain对GND的漏电流，静态IDD是器件在静态时Drain对GND的漏电流，它的意义在于在Open-Short测试之后，尽早地挑选出功耗较大的电路，因为功耗较大意味着器件存在结构缺陷，或者已经损坏。一般说来，器件的GrossIDD越大，其功耗越大。AC测试为了保证器件满足时序规格，我们需要进行AC参数测试，按照规格书设定时序参数和信号格式来进行，通过运行一段功能测试的向量序列实现AC参数的测试。

测试方法有二：一是在某个或多个功能测试时，将所有的AC时序参数设置为最差情形，和功能测试一并进行。它可以很快地保证器件满足设计规范，但是在有fail出现时无法直观地显示错误的来源或原因。

另一方法则是单独地进行AC测试，逐一测试各个AC参数。比如测试数据总线建立时间（DBST），就将它设置为规格书定义的数值，而将其他参数放宽，运行相应的功能向量，如果测试fail，则我们马上知道是数据总线建立时间导致。若结果pass，下一步则是将DBST放宽，测试另一参数。明显，此方法可以为良率分析提供更多的信息，但是增加了测试时间。

AC测试1.建立时间（SetupTime）：建立时间指的是在参考信号达到一定电压点（即参考信号使能）前，数据准备好能保证被正确识别所需的最小时间。目的：保证输入数据在参考信号有效前的最少时间里可以达到被正确读取（readorlatched）的状态。只与输入信号有关。

l

建立时间可以为负数（发生在参考信号之后）。2.保持时间：保持时间指的是参考信号到达一定电压点（使能）后，为了保证读取无误，数据保持当前状态所必需持续的最小时间。目的：保证输入数据在参考信号有效后的最少时间里维持可以被正确读取（readorlatched）的状态。

l

只与输入信号有关。

l

保持时间可以为负数（发生在参考信号之前）。AC测试3.传输延迟：传输延迟指的是一个信号的传输和另一个相关信号的传输之间的时间间隔，测量上以特定电压点（如1.5V）为参考坐标。多数传输延迟测试测量的都是输入信号变化到相应输出信号反应之间的时间间隔，有时两个输出信号之间的传输延迟也要测量，这会要求搜寻这两个信号的相对位置。传输延迟测试也被称为“临界路径测量”。

l

目的：保证输出数据在参考信号有效后的特定的时间里反应。

l

只与输出信号有关。

l

传输延迟只可以为正数（发生在参考信号之后）。4.最小脉宽：最小脉宽通常包括两个独立参数，最小脉冲低时间（时钟低宽度），脉冲可以（或必需）保持在逻辑0状态的最小时间；

最小脉冲高时间（时钟高宽度），脉冲可以（或必需）保持在逻辑1状态的最小时间。

当执行测试需要移动或调整某个控制沿时，确保和它有关系的所有时序沿依然保持有效，即满足建立时间、保持时间以及传输延迟等要求。

l

目的：保证脉冲的逻辑低和逻辑高有效（能被其他信号识别）。

l

注意：改变控制沿时，应保证与之有关的信号沿不受影响，或者作相应改变。5.最高频率：最高操作频率的测试，某些时候也被称为“全速测试”，包括测试器件在最高频率下其相关参数是否仍然符合器件规格书的要求。执行全速测试时，最短的建立和保持时间、最窄的脉冲宽度、最大的传输延迟都需要在最快的测试频率下验证。因为所有最差的时序条件都同时施加于器件，可能引起导致器件“失效”的附加测试噪声，所以这项测试是相当难以实施的，因而我们实施它之前需要仔细阅读器件规格书，确保时序的正确。

同样，当执行测试需要移动或调整某个控制沿时，例如时钟的上升沿，确保和它有关系的所有时序沿依然保持有效。目的：保证器件的最大操作频率

l

注意：改变控制沿时，应保证与之有关的信号沿不受影响，或者作相应改变

l

全速测试可能会引起附加测试噪声

AC测试6.输出使能时间：输出使能时间指的是输出信号从高阻状态切换到驱动有效逻辑电平状态所需的时间，测量上，从控制信号的控制沿有效开始，到输出切换为有效逻辑的跳变沿结束。例如，tDOE（OutputEnabletoDataOutValid）是从OE信号由高变低开始直到所有的O0-O3管脚上读到有效的逻辑电平的这段时间，如图6-6。此项测试要求输出连接到参考电压设置为中间级逻辑电平（如2.0V）的负载端。

多数情况下，有效逻辑定义为VOL/VOH，但最好还是查阅一下器件的规格书以确认参数正确。目的：确保在一定时间内，输出缓冲能正确地由高阻态转换为打开状态，并在控制信号起效的规定时间内，驱动输出有效的逻辑电平。

l

只针对高阻态输出管脚及双向IO口。

l

测试结果只能是正值。

7.输出失效时间：输出失效时间与输出使能时间相反，指的是输出端从有效逻辑电平状态切换到高阻状态所需的时间，测量上，从控制信号的控制沿有效开始，到输出端停止驱动有效电平结束。例如，tHZOE（OutputEnableHightoOutputsHighZ）是从OE信号由低变高开始直到所有的O0-O3管脚上停止输出有效的逻辑电平的这段时间，如图6-7。

此项测试中，高阻态定义为独立的输出电平，指的是高于VOL而低于VOH的区段内的任何电平。输出必须连接到参考电压设置为中间级逻辑电平（如2.0V）的负载端，输出负载会在输出缓冲关闭后将总线拉至无效电平状态。同样，参考器件规格书确定相关参数。目的：确保在控制信号起效的规定时间内，输出缓冲能正确地由打开状态转换为高阻态。

其它读取&记录

测试

读取和记录是指测量DC和AC参数值并将实测值保存到纸张页面（通过一个打印机）或磁盘文件的一种测试风格。我们可以通过这种类型的测试分析每个器件的精确性能。军品规格器件往往需要这种风格的测试。可以通过测试系统的存储器（datalogger）或系统窗口来报告这方面的资料。

Go-Nogo测试