2021年湖南工业大学软件工程专业《计算机组成原理》科目期末试卷A(有答案)

2021年湖南工业大学软件工程专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、关于LRU算法，以下论述正确的是（）。A.LRU算法替换掉那些在Cache中驻留时间最长且未被引用的块B.LRU算法替换掉那些在Cache中驻留时间最短且未被引用的块C.LRU算法替换掉那些在Cache中驻留时间最长且仍在引用的块D.LRU算法替换掉那些在Cache中驻留时间最短且仍在引用的块2、下列关于ROM和RAM的说法中，错误的是（）。I.CD-ROM是ROM的一种，因此只能写入一次ⅡFlash快闪存储器属于随机存取存储器，具有随机存取的功能Ⅲ.RAM的读出方式是破坏性读出，因此读后需要再生IV.SRAM读后不需要刷新，而DRAM读后需要刷新A.I、ⅡB.I、Ⅲ、ⅣC.Ⅱ、ⅢD.I、Ⅱ、lⅢ3、加法器采用先行进位的根本目的是（）。A.优化加法器的结构B.快速传递进位信号C.增强加法器的功能D.以上都不是4、当定点运算发生溢出时，应（）。A.向左规格化B.向右规格化C.舍入处理D.发出出错信息5、常用的（n，k）海明码中，冗余位的位数为（）。A.n+kB.n-kC.nD.k6、下列有关总线定时的叙述中，错误的是（）。A.异步通信方式中，全互锁协议最慢B.异步通信方式中，非互锁协议的可靠性最差C.同步通信方式中，同步时钟信号可由各设备提供D.半同步通信方式中，握手信号的采样由同步时钟控制7、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）A.32bit264MB/sB.20bit254MB/sC.20bit264MB/sD.32bit254MB/s8、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存9、CPU中不包括（）。A.操作码译码器B.指令寄存器C.地址译码器D通用寄存器10、下列关于主存储器（MM）和控制存储器（CS）的叙述中，错误的是（）。A.MM在CPU外，CS在CPU内B.MM按地址访问.CS按内容访问C.MM存储指令和数据，CS存储位置D.MM用RAM和ROM实现，CS用ROM实现11、关于微指令操作控制字段的编码方法，下面叙述正确的是（）。A.直接编码、字段间接编码法和字段直接编码法都不影响微指令的长度B.一般情况下，直接编码的微指令位数最多C.一般情况下，字段间接编码法的微指令位数最多D.一般情况下，字段直接编码法的微指令位数最多12、寄存器间接寻址方式中，操作数在（）中。A.通用寄存器B.堆栈C.主存单元D.指令本身13、在下列寻址方式中，（）方式需要先计算，再访问存。A.相对寻址B.变址寻址C.间接寻址D.A、B14、I/O指令实现的数据传送通常发生在（）。A.I/O设备和I/O端口之间B.通用寄存器和I/O设备之间C.I/O端口和I/O端口之间D.通用寄存器和I/O端口之间15、中断响应是在（）A.一条指令执行开始B.一条指令执行中间C.一条指令执行之术D.一条指令执行的任何时刻二、填空题16、主存储器的性能指标主要是存储容量、存取时间、_______和_______17、存储器和CPU连接时，要完成______的连接；______的连接和_______的连接，方能正常工作。18、汉字的_______、_______、_______是计算机用于汉字输入、内部处理、输出三种不同用途的编码。19、流水CPU中的主要问题是_________相关，_________相关和_________相关；为此需要采用相应的技术对策，才能保证流水畅通而不断流。20、移码表示法主要用于表示浮点数的_______码，以利于比较两个_______数的大小和进行操作。21、主存储器容量通常以MB表示，其中M=______，B=______硬盘容量通常以GB表示，其中G=______.22、寻址方式按操作数的物理位置不同，多使用_______型和_______型，前者比后者执行速度快。23、不同的CRT显示标准所支持的最大________和________数目是不同的。24、寻址方式按操作数的物理位置不同，多使用________型和________型，前者比后者执行速度快。25、存储器的技术指标有存储容量、存取时间、________和________、三、名词解释题26、透明：27、归零制RZ：28、访存局部性：29、串行传输：四、简答题30、中断处理过程包括哪些操作步骤？31、双重分组跳跃进位？32、指令和数据均存放在内存中，CPU如何从时间和空间上区分它们是指令还是数据？33、何谓CRT的显示分辨率、灰度级？五、计算题34、设有主频24MHz的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求：1）机器的工作速度。2）假如每个指令周期中有一个是访存周期，需插入两个时钟周期的等待时间，求机器的工作速度。解：35、设有一个1MB容量的存储器，字长为32位，问：1）若按字节编址，地址寄存器、数据寄存器各为几位？编址范围为多大？2）若按半字编址，地址寄存器、数据寄存器各为几位？编址范围为多大？3）若按字编址，地址寄存器、数据寄存器各为儿位？编址范围为多大？36、某彩色图形显示器，屏幕分辨率为640像素×480像素，共有4色、l6色、256色和65536色4种显示模式。1）试给出每个像素的颜色数m和每个像素所占用存储器的比特数n之间的关系。2）显示缓冲存储器的容量是多少？六、综合题37、下图为由8片2114芯片构成的4K×8位的存储器，与8位的一个微处理器相连，2114芯片为lK×4位的静态RAM芯片。试问：1）每一组芯片组的地址范围和地址线数目。2）4KB的RAM寻址范围是多少？3）存储器有没有地址重叠？38、现有4级流水线，分别完成取指、指令译码并取数、运算、回写4步操作，假设完成各部操作的时间依次为100ns，100ns，80ns，50ns。试问：1）流水线的操作周期应设计为多少？2）试给出相邻两条指令发生数据相关的例子（假设在硬件上不采取措施），试分析第2条指令要推迟多少时间进行才不会出错？3）如果在硬件设计上加以改进，至少需要推迟多少时间？39、若某计算机有5级中断，中断响应优先级为1>2>3>4>5，而中断处理优先级为1>4>5>2>3，要求：1）设计各级中断服务程序的中断屏蔽位（假设1为屏蔽，0为开放）。2）若在运行用户程序时，同时出现第2、4级中断请求，而在处理第2级中断过程中，又同时出现1、3、5级中断请求，试画出此时CPU运行过程示意图。

参考答案一、选择题1、A2、D3、B4、D5、B6、C7、A8、A9、C10、B11、B12、C13、D14、D、15、C二、填空题16、存储周期存储器带宽17、顺序寻址方式跳跃寻址方式18、输入编码（或输入码）内码（或机内码）字模码19、资源数据控制20、阶码指对阶21、2208位（1个字节）23022、RRRS23、分辨率颜色24、RRRS25、存储周期存储器带宽三、名词解释题26、透明：在计算机中，从某个角度看不到的特性称该特性是透明的。27、归零制RZ：一种磁盘信息记录方式，正脉冲表示1，负脉冲表示0，在记录下一个信息之前记录电流要恢复到零电流。28、访存局部性：CPU的一种存特性，对存储空间的90%的访问局限于存储空间的10%的区域中，而另外10%的访问则分布在90%的区域中。29、串行传输：是指数据的传输在一条线路上按位进行。（只需一条数据传输线，线路的成本低，适合于长距离的数据传输）四、简答题30、答：中断处理过程如下：⑴设备提出中断请求；⑵当一条指令执行结束时CPU响应中断⑶CPU设置“中断屏蔽”标志，不再响应其它中断请求⑷保存程序断点（PC）⑸硬件识别中断源（移到中断服务子程序入口地，址）⑹用软件方法保存CPU现场⑺为设备服务⑻恢复CPU现场⑼“中断屏蔽”标志复位，以便接收其它设备中断请求⑽返回主程序31、答：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送32、答：从时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出指令流流向控制器（指令寄存器）。从内存读出数据流流向运算器（通用寄存器）33、答：分辨率是指显示器所能表示的像素个数。像素越密，分辨率越高，图像越清晰。分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦能力。同时刷新存储器要有与显示像素数相对应的存储空间，用来存储每个像素的信息。灰度级是指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同。灰度级越多，图像层次越清楚逼真。五、计算题34、1）主频为24MHz的意思是每秒中包含24M个时钟周期，又因为执行一条指令需要4个时钟周期，故机器每秒可以执行的指令数为24M/4=6M条（600万条）。2）插入两个时钟周期，即执行每条指令需要6个时钟周期，故机器每秒可以执行的指令数为24M/6=4M条，即400万条。35、解析：字长为32位，若按半字编址，则每个存储单元存放16位；若按字编址，则每个存储单元存放32位。1）若按字节编址，1MB=220×8bit，地址寄存器为20位，数据寄存器为8位，编址范围为00000H~FFFFFH。2）若按半字编址，1MB=20×8bit=219×16bit，地址寄存器为19位，数据寄存器为16位，编址范围为00000H~7FFFFH。3）若按字编址，1MB=20×8bit=218×32bit，地址寄存器为18位，数据寄存器为32位，编址范围为00000H~3FFFFH。归纳总结：主存容量确定后，编址单位越大，对应的存储单元数量就越少。因此，随着编址单位的变大，地址寄存器的位数减少，数据寄存器的位数增加。其实这个可以这么来理解，医院需要放置1000个床位，每个房间放的床位多了，需要的房间自然就少了。36、解析：1）在图形方式中，每个屏幕上的像素都由存储器中的存储单元的若干比特指定其颜色。每个像素所占用的内存位数决定于能够用多少种颜色表示一个像素。表示每个像素的颜色数m和每个像素占用的存储器的比特数n之间的关系由下面的公式给出：n=log2m2）由于显示缓冲存储器的容量应按照最高灰度（65536色）设计，故容量为640×480×（log265536）bit/8=614400B≈615KB六、综合题37、解析：先由两片2114芯片构成lK×8位的芯片组，再由4个芯片组构成4K×8位的存储器。从图3-48可以看出，地址线A13~A10在图中没有出现，说明采用部分译码方式。1）芯片组的容量为1024B，需要10根地址线（A9~A10），故地址范围为000H~3FFH。2）根据图3-48所示的连线，各芯片组的片选端由地址线Ais、A1s进行译码。芯片组内地址线为A9~A10，A13~A10空闲，即为任意态。假设A13~A10为全0，4KBRAM的寻址范围分别是：第0组为0000H~03FFH，第1组为4000H~43FFH，第2组为8000H~83FFH，第3组为C000H~C3FFH，可见这4KB存储器的地址空间是不连续的。演示第2组的计算过程，其他类似。第2组的片选信号应该是10（A15、A14），接下来A13~A10为全0，剩下的全1，即1000001l11111111，十六进制为83FFH。3）由于A13~A10没有参与译码（部分译码），因此存储器存在地址重叠现象。38、解析：1）流水线操作的时钟周期T应按4步操作中所需时问最长的一个步骤来考虑，所以T=100ns.2）两条指令发生数据相关冲突的例子如下：ADDR1，R2，R3（R2）+（R3）→R1（将寄存器R2和R3的内容相加存储到寄存器RI）SUBR4，R1，R5（R1）-（R5）→R4（将寄存器R1的内容减去寄存器R5的内容，并将相减的结果存储到寄存器R4）分析如下：首先这两条指令发生写后读（RAW）相关。两条指令在流水线中的执行情况见表。ADD指令在时钟4时将结果写入寄存器堆（R1），但SUB指令在时钟3时读寄存器堆（R1）。本来ADD指令应先写入R1，SUB指令后读R1，结果变成SUB指令先读R1.ADD指令后写R1，因而发生数据冲突。如果硬件上不采取措施，则第2条指令SUB至少应该推迟两个时钟周期（2×100ns），即SUB指令中的指令译码并取数周期应该在ADD指令的写回周期之后才能保证不会出错，见表。3）如果硬件上加以改进，则只延迟一个时钟周期即可（100ns）。因为在ADD指令中，运算周期就已经将结果得到了，可以通过数据旁路技术在运算结果得到的时候将结果快速地送入寄存器RI，而不需要等到写回周期完成，见表。39、解析：1）中断屏蔽是用来改变中断处理优先级的，因此这里应该是使中断屏蔽位实现中断处理优先级为1>4>5>2>3。也就是说，1级中断的处理优先级最高，说明1级中断对其他所有中断都屏蔽，其屏蔽字为全1：3级中断的处