CN119403164B 一种ldmos器件的制备方法、ldmos器件 （合肥晶合集成电路股份有限公司）

(19)国家知识产权局(12)发明专利(10)授权公告号CN119403164B(65)同一申请的已公布的文献号(43)申请公布日2025.02.07(73)专利权人合肥晶合集成电路股份有限公司地址230012安徽省合肥市新站区合肥综合保税区内西淝河路88号(74)专利代理机构华进联合专利商标代理有限公司44224本发明涉及一种LDMOS器件的制备方法、中，对自对准多晶硅材料层采用第一刻蚀机台，对遮蔽材料层采用第二刻蚀机台，针对不同的材料采用专用的刻蚀机台，可以提高刻蚀的精准度，从而避免了刻蚀时需要刻蚀的材料刻蚀不干净或者由于过刻导致的材料损失，提高了产品的良率。此外形成的LDMOS器件由于覆盖遮蔽层的金属硅化物作为了LDMOS器件栅极的补充栅极，增加了导电沟道的长度，使得该LDMOS器件具有提供基底及图形化光刻胶基于图形化光刻胶，采用第一刻蚀机台至少对自对准多以自对准多晶硅层为掩膜层，或以自对准多晶硅层与部分图形化光刻胶为掩膜层，采用第二刻蚀机台，对遮蔽材料层进行刻层对自对准多晶硅层及其暴露出的衬底以及栅极结构的部分上表面进行2于所述衬底以及所述栅极结构上依次形成遮蔽材料层、自对准多晶硅材料层以及图形化光刻胶；基于所述图形化光刻胶，采用第一刻蚀机台至少对所述自对准多晶硅材料层进行干法去除至少部分所述图形化光刻胶；以所述自对准多晶硅层为掩膜层，或以所述自对准多晶硅层与剩余的所述图形化光刻对所述自对准多晶硅层及其暴露出的所述衬底以及所述栅极结构的部分上表面进行金属硅化物工艺，以形成金属硅化物层；其中，所述第二刻蚀机台包括第一子刻蚀机台与第二子刻蚀机台；所述以所述自对准多晶硅层为掩膜层，或以所述自对准多晶硅层与剩余的所述图形化光刻胶为掩膜层，采用采用所述第一子刻蚀机台，对部分所述遮蔽材料层进行干法刻蚀，以形成遮蔽中间层，所述遮蔽中间层包括第一遮蔽部以及第二遮蔽部，所述第二遮蔽部的厚度小于所述第一遮蔽部的厚度，且所述第一遮蔽部的靠近所述基底的一侧在所述衬底上的正投影面积大于所述第一遮蔽部的靠近所述自对准多晶硅层的一侧在所述衬底上的正投影面积；采用所述第二子刻蚀机台，对所述遮蔽中间层进行湿法刻蚀，去除所述第二遮蔽部，以形成所述遮蔽层，所述遮蔽层具有沿第一方向交替排布的第一开口以及第二开口，所述第一开口暴露沿所述第一方向相邻的所述栅极结构的部分上表面以及二者之间的所述衬底，所述第二开口暴露沿所述第一方向相邻的所述栅极结构之间的所述衬底，所述第一方向平行于所述衬底。2.根据权利要求1所述的LDMOS器件的制备方法，其特征在于，所述基于所述图形化光刻胶，采用第一刻蚀机台至少对所述自对准多晶硅材料层进行干法刻蚀，形成自对准多晶采用所述第一刻蚀机台，对所述自对准多晶硅材料层以及预设厚度的所述遮蔽材料层进行干法刻蚀；所述以所述自对准多晶硅层为掩膜层，或以所述自对准多晶硅层与剩余的所述图形化采用所述第二刻蚀机台，对剩余所述遮蔽材料层进行干法刻蚀。3.根据权利要求2所述的LDMOS器件的制备方法，其特征在于，所述预设厚度为所述遮蔽材料层厚度的1/4至1/2。4.根据权利要求1所述的LDMOS器件的制备方法，其特征在于，在所述第一开口内，所述第二遮蔽部与所述第一遮蔽部之间暴露出部分所述栅极结构的表面与侧壁。遮蔽部的侧壁在所述衬底上的正投影面积依次增加，所述第二方向垂直于所述衬底，且由所述衬底指向所述栅极结构。6.根据权利要求1所述的LDMOS器件的制备方法，其特征在于，所述金属硅化物层包括3第一导电部、第二导电部、第三导电部以及第四导电部，所述第一导电部位于所述第二开口的一侧，所述第二导电部位于所述遮蔽层的一侧，所述第三导电部位于所述栅极结构的部分上表面的一侧，所述第四导电部位于所述第一开口中所述衬底的一侧；所述对所述自对准多晶硅层及其暴露出的所述衬底以及所述栅极结构的部分上表面进行金属硅化物工艺，于所述第一导电部、所述第二导电部、所述第三导电部以及所述第四导电部上均形成接触结构。基底，所述基底包括衬底以及栅极结构，所述栅极结构位于所述衬底的表面；遮蔽层，所述遮蔽层覆盖部分所述栅极结构与部分所述衬底，所述遮蔽层具有沿第一方向交替排布的第一开口以及第二开口，所述第一开口暴露沿所述第一方向相邻的所述栅极结构的部分上表面以及二者之间的所述衬底，所述第二开口暴露沿所述第一方向相邻的所述栅极结构之间的所述衬底；所述第一方向平行于所述衬底；金属硅化物层，所述金属硅化物层覆盖所述遮蔽层及暴露出的所述衬底以及所述栅极结构的部分上表面。8.根据权利要求7所述的LDMOS器件，其特征在于，所述金属硅化物层包第二导电部、第三导电部以及第四导电部，所述第一导电部位于所述第二开口的一侧，所述第二导电部位于所述遮蔽层的一侧，所述第三导电部位于所述栅极结构的部分上表面的一侧，所述第四导电部位于所述第一开口中所述衬底的一侧；所述LDMOS器件还包括：多个接触结构，多个所述接触结构分别与所述金属硅化物层的第一导电部、第二导电部、第三导电部以及第四导电部对应接触。4技术领域背景技术器件以其高增益、高击穿电压和良好的热稳定性，被广泛应用。[0003]在制备LDMOS器件时，蚀刻过程中为了确保将所有需要去除的材料彻底清除干净，会进行过刻蚀。如果过刻蚀量不足，会造成金属硅化物区域宽度太小；如果过刻量太多，则会导致栅极结构的侧墙和侧墙氧化层损失严重，部分区域的硅损失严重。显然过刻蚀的量太多或太少都会导致制备的器件出现不可预期的偏差，降低良率。[0004]基于此，如何实现刻蚀时需要刻蚀的材料刻蚀干净且不会出现结构损失成为了本领域技术人员亟需解决的技术问题。发明内容[0005]基于此，有必要针对过刻蚀的量太多或太少导致器件出现不可预期的偏差的问题[0008]于所述衬底以及所述栅极结构上依次形成遮蔽材料层、自对准多晶硅材料层以及图形化光刻胶；[0009]基于所述图形化光刻胶，采用第一刻蚀机台至少对所述自对准多晶硅材料层进行[0010]去除至少部分所述图形化光刻胶；[0011]以所述自对准多晶硅层为掩膜层，或以所述自对准多晶硅层与剩余的所述图形化光刻胶为掩膜层，采用第二刻蚀机台，对所述遮蔽材料层进行刻蚀，形成遮蔽层，所述遮蔽层具有沿第一方向交替排布的第一开口以及第二开口，所述第一开口暴露沿所述第一方向相邻的所述栅极结构的部分上表面以及二者之间的所述衬底，所述第二开口暴露沿所述第一方向相邻的所述栅极结构之间的所述衬底；所述第一方向平行于所述衬底；[0012]对所述自对准多晶硅层及其暴露出的所述衬底以及所述栅极结构的部分上表面进行金属硅化物工艺，以形成金属硅化物层。[0013]在其中一个实施例中，所述基于所述图形化光刻胶，采用第一刻蚀机台至少对所述自对准多晶硅材料层进行刻蚀，形成自对准多晶硅层的步骤，包括：[0014]采用所述第一刻蚀机台，对所述自对准多晶硅材料层以及预设厚度的所述遮蔽材料层进行干法刻蚀；[0015]所述以所述自对准多晶硅层为掩膜层，或以所述自对准多晶硅层与剩余的所述图5[0016]采用所述第二刻蚀机台，对剩余所述遮蔽材料层进行干法刻蚀。[0017]在其中一个实施例中，所述预设厚度为所述遮蔽材料层厚度的1/4至1/2。[0018]在其中一个实施例中，所述基于所述图形化光刻胶，采用第一刻蚀机台至少对所述自对准多晶硅材料层进行刻蚀，形成自对准多晶硅层的步骤，包括：[0019]采用所述第一刻蚀机台，对所述自对准多晶硅材料层进行干法刻蚀。[0020]在其中一个实施例中，所述第二刻蚀机台包括第一子刻蚀机台与第二子刻蚀机台；所述以所述自对准多晶硅层为掩膜层，或以所述自对准多晶硅层与剩余的所述图形化[0021]采用所述第一子刻蚀机台，对部分所述遮蔽材料层进行干法刻蚀，以形成遮蔽中间层，所述遮蔽中间层包括第一遮蔽部以及第二遮蔽部，所述第二遮蔽部的厚度小于所述第一遮蔽部的厚度，且所述第一遮蔽部的靠近所述基底的一侧在所述衬底上的正投影面积大于所述第一遮蔽部的靠近所述自对准多晶硅层的一侧在所述衬底上的正投影面积；[0022]采用所述第二子刻蚀机台，对所述遮蔽中间层进行湿法刻蚀，去除所述第二遮蔽[0023]在其中一个实施例中，在所述第一开口内，所述第二遮蔽部与所述第一遮蔽部之间暴露出部分所述栅极结构的表面与侧壁。[0024]在其中一个实施例中，在第二方向上，所述第二遮蔽部的侧壁在所述衬底上的正投影面积依次增加，所述第二方向垂直于所述衬底，且由所述衬底指向所述栅极结构。[0025]在其中一个实施例中，所述第二遮蔽部的厚度为30埃-50埃。[0026]在其中一个实施例中，所述金属硅化物层包括第一导电部、第二导电部、第三导电部以及第四导电部，所述第一导电部位于所述第二开口的一侧，所述第二导电部位于所述遮蔽层的一侧，所述第三导电部位于所述栅极结构的部分上表面的一侧，所述第四导电部位于所述第一开口中所述衬底的一侧；所述对所述自对准多晶硅层及其暴露出的所述衬底以及所述栅极结构的部分上表面进行金属硅化物工艺，以形成金属硅化物层之后，还包括：[0027]于所述第一导电部、所述第二导电部、所述第三导电部以及所述第四导电部上均形成接触结构。[0029]基底，所述基底包括衬底以及栅极结构，所述栅[0030]遮蔽层，所述遮蔽层覆盖部分所述栅极结构与部分所述衬底，所述遮蔽层具有沿第一方向交替排布的第一开口以及第二开口，所述第一开口暴露沿所述第一方向相邻的所述栅极结构的部分上表面以及二者之间的所述衬底，所述第二开口暴露沿所述第一方向相邻的所述栅极结构之间的所述衬底，所述第一方向平行于所述衬底；[0031]金属硅化物层，所述金属硅化物层覆盖所述遮蔽层及暴露出的所述衬底以及所述栅极结构的部分上表面。[0032]在其中一个实施例中，所述金属硅化物层包括第一导电部、第二导电部、第三导电部以及第四导电部，所述第一导电部位于所述第二开口的一侧，所述第二导电部位于所述遮蔽层的一侧，所述第三导电部位于所述栅极结构的部分上表面的一侧，所述第四导电部位于所述第一开口中所述衬底的一侧；所述LDMOS6触结构分别与所述金属硅化物层的第一导电部、第二导电部、第三导电部以及第四导电部对应接触。[0033]与现有技术相比，上述技术方案有以下意想不到的技术效果：[0034]在该LDMOS器件的制备方法中，对自对准多晶硅材料层采用第一刻蚀机台，由于第一刻蚀机台对自对准多晶硅材料层具有针对性，刻蚀时的刻蚀速率较高。对遮蔽材料层采用第二刻蚀机台，第二刻蚀机台对遮蔽材料层具有针对性，当采用自对准多晶硅层作为掩膜层时，第二刻蚀机台刻蚀遮蔽材料层对自对准多晶硅层的影响较小。针对不同的材料采用专用的刻蚀机台，可以提高刻蚀的精准度，从而避免了刻蚀时需要刻蚀的材料刻蚀不干净或者由于过刻导致的材料损失，提高了产品的良率。[0035]在该LDMOS器件中，由于覆盖遮蔽层的金属硅化物作为了LDMOS器件栅极的补充栅极，增加了导电沟道的长度，使得该LDMOS器件具有了更好的耐高压性能。附图说明[0036]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。[0037]图1为现有的一种LDMOS器件结构刻蚀不足的结构示意图；[0038]图2为现有的一种LDMOS器件结构刻蚀过量的结构示意图；[0039]图3为本申请实施例提供的一种LDMOS器件的制备流程示意图；[0040]图4为本申请实施例提供的一种LDMOS器件的部分结构示意图；[0041]图5为本申请实施例提供的另一种LDMOS器件的部分结构示意图；[0042]图6为本申请实施例提供的又一种LDMOS器件的部分结构示意图；[0043]图7为本申请实施例提供的又一种LDMOS器件的部分结构示意图；[0044]图8为本申请实施例提供的又一种LDMOS器件的部分结构示意图；[0045]图9为本申请实施例提供的又一种LDMOS器件的部分结构示意图；[0046]图10为本申请实施例提供的又一种LDMOS器件的部分结构示意图；[0047]图11为本申请实施例提供的又一种LDMOS器件的部分结构示意图；[0048]图12为本申请实施例提供的又一种LDMOS器件的部分结构示意图；[0049]图13为本申请实施例提供的又一种LDMOS器件的部分结构示意图；[0050]图14为本申请实施例提供的又一种LDMOS器件的部分结构示意图。[0051]附图标记说明：01-衬底；02-栅极结构；02a多晶硅栅极；02b栅氧化层；02d氧化硅层；02e-氮化硅层；03-遮蔽材料层；04-自对准多晶硅材料层；05-图形化光刻胶；06-自对准多晶硅层；07-遮蔽层；08-遮蔽中间层；08a-第一遮蔽部；08b第二遮蔽部；09-金属硅化物层；09a-第一导电部；09b-第二导电部；09c-第三导电部；09d-第四导电部；10-接触结构。具体实施方式[0052]为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述7的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。[0053]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。[0056]基于背景技术中的内容而言，一种LDMOS器件中设置有自对准多晶硅层(SA-poly)以及自对准硅化物遮蔽层(Self-AlignedSilicide,简称SAB)。由于自对准硅化物遮蔽层的设置遮挡了不需要形成硅化物的特定区域，使得最终形成的LDMOS器件的寄生电阻较低，进一步提升了LDMOS器件的性能。在形成自对准多晶硅层与自对准硅化物遮蔽层时，需要采用刻蚀工艺，为了将不需要的材料结构彻底去除干净，会进行过刻蚀。[0057]参考图1,图1为现有的一种LDMOS器件结构刻蚀不足的结构示意图；如果过刻蚀量不足，会造成自对准硅化物遮蔽层出现由于刻蚀不充分等原因导致的底部残余的现象，从而引起部分金属硅化物区域无法全部打开，造成金属硅化物区域宽度太小，尤其是需要设置接触结构的金属硅化物处，图1中虚线圈出的部分为刻蚀不充分区域。参考图2,图2为现有的一种LDMOS器件结构刻蚀过量的结构示意图；如果较小的地方间隔刚好满足要求，没有留下足够的工艺窗口，使得任何轻微的工艺偏差都可能导致短路或者漏电，间距较大的地方在刻蚀时硅材料损失严重，导致结构受损或者功能失效，并且栅极结构的侧墙和氧化层也会损失，图2中虚线圈出的部分为刻蚀过量的区域。进一步导致制备的器件出现不可预期的偏差，降低良率。(Poly)刻蚀机台，也就是Poly刻蚀机台刻蚀完自对准多晶硅层后，继续刻蚀大于1000埃的自对准硅化物遮蔽层，该方法为目前的刻蚀方案。多晶硅刻蚀机台刻蚀自对准硅化物遮蔽层时其均匀性难以控制，尤其是大晶圆，非常容易出现晶圆中心或者边缘的自对准硅化物[0059]基于此，本申请提供了一种LDMOS器件的制备方法，该制备方法首先提供了一个基底，该基底包括衬底和栅极结构，其中栅极结构设置于衬底的表面，在该基底设置有栅极结构的一侧依次形成了遮蔽材料层、自对准多晶硅材料层以及图形化光刻胶，基于图形化光刻胶并采用第一刻蚀机台，至少对自对准多晶硅材料层进行了刻蚀，形成了自对准多晶硅层，将该自对准多晶硅层作为掩膜层，或者将自对准多晶硅层与剩余的图形化光刻胶作为掩膜层，采用第二刻蚀机台对遮蔽材料层进行了刻蚀，形成了遮蔽层，该遮蔽层具第一开口和第二开口，第一开口暴露出了沿第一方向相邻的栅极结构的部分上表面以及二者之间的衬底，第二开口暴露出了沿第一方向相邻的栅极结构之间的衬底，随后对自对准多晶硅层其暴露出的衬底以及栅极结构的部分上表面进行金属硅化物工艺，形成金属硅化物层。8[0060]在该LDMOS器件的制备方法中，对自对准多晶硅材料层一刻蚀机台对自对准多晶硅材料层具有针对性，刻蚀时的刻蚀速率较高。对遮蔽材料层采用第二刻蚀机台，第二刻蚀机台对遮蔽材料层具有针对性，当采用自对准多晶硅层作为掩膜层时，第二刻蚀机台刻蚀遮蔽材料层对自对准多晶硅层的影响较小。针对不同的材料采用专用的刻蚀机台，可以提高刻蚀的精准度，从而避免了刻蚀时需要刻蚀的材料刻蚀不干净或者由于过刻导致的材料损失，提高了产品的良率。[0061]为了让本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步的详细说明。[0062]请参考图3,图3为本申请实施例提供的一种LDMOS器件的制备流程示意图；参考图4,图4为本申请实施例提供的一种LDMOS器件的部分结构示意图；参考图5,图5为本申请实施例提供的另一种LDMOS器件的部分结构示意图；LDMOS器件的制备方法包括：[0063]S101:提供基底。[0064]其中，基底包括衬底01、栅如图4所示，基底包括衬底01,该衬底01可以为硅衬底，栅极结构02包括多晶硅栅极02a以及位于多晶硅栅极02a和衬底01之间的栅氧化层02b,在多晶硅栅极02a的两侧还设置有侧墙，该侧墙包括氧化硅层02d和氮化硅层02e。该基底为后续制备LDMOS器件提供了基础。[0065]S102:于衬底01以及栅极结构02上依次形成遮蔽材料层03、自对准多晶硅材料层04以及图形化光刻胶05。[0066]在该步骤中，如图5所示，在衬底01和栅极结构02的一侧依次形成遮蔽材料层03,自对准多晶硅材料层04以及图形化光刻胶05。首先是沉积遮蔽材料层03,遮蔽材料层03的材料可以为二氧化硅材料，其沉积的厚度可以大于1000埃。然后继续在多晶硅炉管生长自对准多晶硅材料层04,自对准多晶硅材料层04的材料可以为多晶硅材料，总厚度可以为330埃-400埃。在自对准多晶硅材料层04上面形成图形化光刻胶05,该图形化光刻胶05以LDMOS器件需要的暴露的区域为准设置开口，该图形化光刻胶05的开口的正投影与LDMOS器件的源极区、漏极区以及部分栅极结构02的正投影交叠。[0067]需要说明的是，在本实施例中，自对准多晶硅材料层04可以包括两层，靠近遮蔽材料层03的自对准多晶硅子材料层，以及位于自对准多晶硅子材料层远离遮蔽材料层03的自对准多晶硅缓冲材料层。其中，自对准多晶硅子材料层的厚度可以为300埃-350埃，自对准多晶硅缓冲材料层的厚度可以为30埃-50埃，相对于现有的增加30埃-50埃的自对准多晶硅缓冲材料层，可以在后续以自对准多晶硅材料层04为掩膜时，保证自对准多晶硅材料层04的厚度在需要的范围内。[0068]S103:基于图形化光刻胶05,采用第一刻蚀机台至少对自对准多晶硅材料层04进[0069]在该步骤中，第一刻蚀机台可以为多晶硅刻蚀机台，多晶硅刻蚀机台对自对准多晶硅材料层04的刻蚀更为精准。参考图6,图6为本申请实施例提供的又一种LDMOS器件的部分结构示意图；需要说明的是，至少对自对准多晶硅材料层04进行刻蚀，意味着第一刻蚀机台还可以基于图形化光刻胶05对位于自对准多晶硅材料层04下面的遮蔽材料层03进行刻蚀，不同的刻蚀方式具有不同的效果，为了更好的说明刻蚀过程，在此不再进行赘述，在后续进行整体步骤的说明。9[0070]S104:去除至少部分图形化光刻胶05。[0071]在该步骤中，对于去除至少部分图形化光刻胶05的方式并不做具体的限定，需要说明的是，在该步骤中去除至少部分图形化光刻胶05后会对整体结构进行清洗，在清洗的过程中，可以清洗掉经过第一刻蚀机台刻蚀后的聚合物，以保证此时结构上不存在多余的聚合物影响后续制程。[0072]需要说明的是，参考图7,图7为本申请实施例提供的又一种LDMOS器件的部分结构示意图；参考图8,图8为本申请实施例提供的又一种LDMOS器件的部分结构示意图；去除至少部分图形化光刻胶05包括全部去除图形化光刻胶05(如图7所示)以及去除部分图形化光刻胶05(如图8所示)两种方式，不同的去除方式在不同的步骤中起到不同的作用，同样的为了更好的说明刻蚀过程，在此不再进行赘述，在后续进行整体步骤的说明。[0073]S105:以自对准多晶硅层06为掩膜层，或以自对准多晶硅层06与剩余的图形化光[0074]其中，参考图9,图9为本申请实施例提供的又一种LDMOS器件的部分结构示意图；遮蔽层具有沿第一方向M交替排布的第一开口A以及第二开口B,第一开口A暴露沿第一方向M相邻的栅极结构02的部分上表面以及二者之间的衬底01,第二开口B暴露沿第一方向M相邻的栅极结构02之间的衬底01。第一方向M为平行于衬底01的方向，第一方向M平行于衬底[0075]在该步骤中，第二刻蚀机台为刻蚀遮蔽材料层03的专用机台，由于该刻蚀机台刻蚀遮蔽材料层03时更为精准，所以可以提高刻蚀的精准度，从而避免了刻蚀时需要刻蚀的材料刻蚀不干净或者由于过刻导致的材料损失，提高了产品的良率。此外，当采用自对准多晶硅层06作为掩膜层时，第二刻蚀机台刻蚀遮蔽材料层03对自对准多晶硅层06的影响较[0076]需要说明的是，采用第二刻蚀机台刻蚀遮蔽材料层03时，也可以用不同的方式进行刻蚀。基于此，针对步骤S103采用第一刻蚀机台至少对自对准多晶硅材料层04、步骤S104去除至少部分图形化光刻胶05以及步骤S105采用第二刻蚀机台刻蚀遮蔽材料层03的不同的刻蚀方式进行整体步骤说明。[0077]可选的，如图6所示，在本申请的另一实施例中，基于图形化光刻胶05,采用第一刻蚀机台至少对自对准多晶硅材料层04进行刻蚀，形成自对准多晶硅层06的步骤，包括：[0078]采用第一刻蚀机台，对自对准多晶硅材料层04以及预设厚度的遮蔽材料层03进行干法刻蚀。[0079]具体的，第一刻蚀机台可以为多晶硅刻蚀机台，采用干法刻蚀的方式进行刻蚀，在件的源极区、漏极区以及部分栅极结构02的正投影交叠，所以在这些位置处的自对准多晶硅材料层04被刻蚀掉，余下的即为自对准多晶硅层06。此次刻蚀时，为了减轻下一步专门刻蚀遮蔽材料层03时刻蚀不均的现象，促使蚀刻的一致性更好，避免掉自对准多晶硅层06存在没有刻蚀干净而藕断丝连从而造成电路短路等问题，还采用第一刻蚀机台刻蚀了预设厚度的遮蔽材料层03,保证了后续制程的基础。[0080]可选的，在本申请的另一实施例中，预设厚度为遮蔽材料层03厚度的1/4至1/2。[0081]具体的，预设厚度的范围可以为遮蔽材料层03厚度的1/4至1/2,包括端点值，例如预设厚度可以为1/3的遮蔽材料层03厚度或1/4的遮蔽材料层03厚度或1/2的遮蔽材料层03厚度等，对此并不做具体的限定，可以根据需[0082]随后去除至少部分图形化光刻胶05,去除图形化光刻胶05采用的去除方式相同，留一部分图形化光刻胶05。[0083]如果将其全部去除，在第二刻蚀机台进行刻蚀时，就仅以自对准多晶硅层06为掩膜层。如果留下一部分，在第二刻蚀机台进行刻蚀时，就以自对准多晶硅层06和剩余的图形化光刻胶05共同作为掩膜层。[0084]需要说明的是，全部去除时，由于自对准多晶硅层06在步骤S102中预先生长了30埃-50埃的自对准多晶硅缓冲材料层，所以作为掩膜就算消耗掉部分厚度，也会使得自对准多晶硅层06的厚度处于预设范围内。而留一部分图形化光刻胶05可以在后续刻蚀时，先消耗图形化光刻胶05,减小对自对准多晶硅层06的消耗，从而使自对准多晶硅层06的厚度处于预设范围内。[0085]之后，如图9所示，以自对准多晶硅层06为掩膜层，或以自对准多晶硅层06与剩余的图形化光刻胶05为掩膜层，采用第二刻蚀机台，对遮蔽材料层03进行刻蚀，形成遮蔽层07[0086]采用第二刻蚀机台，对剩余遮蔽材料层03进行干法刻蚀。[0087]刻蚀遮蔽材料层03时，暴露出第一开口A中的栅极结构02的部分上表面以及二者之间的衬底01,还有第二开口B中的衬底01,为后续制程提供基础。[0088]其中，第二刻蚀机台可以为遮蔽材料层03的专用刻蚀机台，当遮蔽材料层03的材料为二氧化硅时，第二刻蚀机台为刻蚀二氧化硅的专用刻蚀机台，此时由于第一刻蚀机台刻蚀掉了预设厚度的遮蔽材料层03,所以是对剩余的遮蔽材料层03进行刻蚀。[0089]为了确保刻蚀得到的结构没有多余的结构材料残留或者结构损失等问题，需要调整第二刻蚀机台刻蚀遮蔽材料层03与自对准多晶硅层06以及栅极结构02的选择比，这样就可以保证刻蚀后的结构轮廓与目标相同，例如提高刻蚀比来保证刻蚀遮蔽材料层03的刻蚀量更大。[0090]需要说明的是，如果刻蚀后还有遮蔽材料层03残留，还可以进一步采用SiCoNi技术去除残留遮蔽材料层03,SiCoNi技术是以化学反应的方式带走表面氧化物的，此时为了保证栅极结构02中侧墙的氧化硅层02d不被去除，可以让其与栅极结构02的侧墙形成一定的夹角，使其等离子体不会打击到氧化硅层02d,通过该方式可以进一步的将残留的遮蔽材料层03去除的干净彻底。[0091]随后再进行一步湿法清洗步骤，可以将刻蚀后剩余的聚合物或微粒或残留的图形化光刻胶05去除干净，保证后续制程之前无残留。[0092]在上述实施例中，刻蚀分为了两个步骤，首先是采用第一刻蚀机台刻蚀形成了自对准多晶硅层06,其次是采用第二刻蚀机台刻蚀形成了遮蔽层07,两个不同材料结构的层，采用与其相匹配的专用的刻蚀机台，可以提高刻蚀的精准度，从而避免了刻蚀时需要刻蚀的材料刻蚀不干净或者由于过刻导致的材料损失，提高了产品的良率。[0093]相对于现有技术中采用一个刻蚀机台，直接刻蚀形成自对准多晶硅层于遮蔽层，本申请采用两个不同的刻蚀机台分两步刻蚀，由于刻蚀时的针对性更高，显然不易出现刻11蚀不足或刻蚀过量的问题。[0094]可选的，参考图10,图10为本申请实施例提供的又一种LDMOS器件的部分结构示意图；基于图形化光刻胶05,采用第一刻蚀机台至少对自对准多晶硅材料层04进行刻蚀，形成[0095]采用第一刻蚀机台，对自对准多晶硅材料层04进行干法刻蚀。[0096]具体的，第一刻蚀机台可以为多晶硅刻蚀机台，采用干法刻蚀的方式进行刻蚀，在的源极区、漏极区以及部分栅极结构02的正投影交叠，所以在这些位置处的自对准多晶硅材料层04被刻蚀掉，余下的即为自对准多晶硅层06。由于第一刻蚀机台对自对准多晶硅材料层04具有针对性，刻蚀时的刻蚀速率较高。[0097]随后去除至少部分图形化光刻胶05,去除图形化光刻胶05采用的去除方式相同，在一种实施例中，将图形化光刻胶05全部去除，在另一种实施例中，留一部分图形化光刻胶[0098]参考图11,图11为本申请实施例提供的又一种LDMOS器件的部分结构示意图；第二刻蚀机台包括第一子刻蚀机台与第二子刻蚀机台，以自对准多晶硅层06为掩膜层，或以自对准多晶硅层06与剩余的图形化光刻胶05为掩膜层，采用第二刻蚀机台，对遮蔽材料层03[0099]采用第一子刻蚀机台，对部分遮蔽材料层03进行干法刻蚀，以形成遮蔽中间层08,遮蔽中间层08包括第一遮蔽部08a以及第二遮蔽部08b,第二遮蔽部08b的厚度h小于第一遮蔽部08a的厚度H,且第一遮蔽部08a的靠近基底的一侧在衬底01上的正投影面积L大于第一遮蔽部08a的靠近自对准多晶硅层06的一侧在衬底01上的正投影面积R。[0100]具体的，刻蚀遮蔽材料层03时，暴露出第一开口A中的栅极结构02的部分上表面以及二者之间的衬底01,还有第二开口B中的衬底01,为后续制程提供基础。[0101]在该实施例中，将遮蔽材料层03的刻蚀分为干法刻蚀和湿法刻蚀两步，首先采用第一子刻蚀机台进行干法刻蚀，其中第一子刻蚀机台可以为遮蔽材料层03的专用刻蚀机台，当遮蔽材料层03的材料为二氧化硅时，第一子刻蚀机台为刻蚀二氧化硅的专用刻蚀机[0102]需要说明的是，为了在后续湿法刻蚀时，不会出现遮蔽材料层03刻蚀过量，从而导致自对准多晶硅层06的两侧产生尖端结构，该干法刻蚀并未将遮蔽材料层03刻蚀完全，而是形成了遮蔽中间层08,为了形成遮蔽中间层08,需要调整第一子刻蚀机台刻蚀遮蔽材料层03与自对准多晶硅层06以及栅极结构02的选择比，调整实施方式可以包括调整蚀刻气体配比和流速，以及蚀刻气体进入的方向角度等。[0103]遮蔽中间层08包括第一遮蔽部08a以及第二遮蔽部08b,需要说明的是，在湿法刻蚀时，为了在自对准多晶硅层06下面形成目标形状的遮蔽层07,在采用第一子刻蚀机台刻蚀的时候，将第一遮蔽部08a的靠近基底的一侧在衬底01上的正投影面积L大于第一遮蔽部08a的靠近自对准多晶硅层06的一侧在衬底01上的正投影面积R,这样采用湿法刻蚀时就不会形成自对准多晶硅层06的尖端，确保不会对最终的器件造成影响。还需要说明的是，由于刻蚀时第一遮蔽部08a位于自对准多晶硅层06的下面，所以其厚度H并没有损失，因此第二遮蔽部08b的厚度h小于第一遮蔽部08a的厚度H。[0104]可选的，在本申请的另一实施例中，第二遮蔽部08b的厚度h为30埃-50埃。[0105]需要说明的是，第二遮蔽部08b的厚度h范围可以为30埃-50埃，包括端点值，例如第二遮蔽部08b的厚度h为30埃或42埃或47等，并不做具体的限定。[0106]可选的，在本申请的另一实施例中，在第一开口A内，第二遮蔽部08b与第一08a之间暴露出部分栅极结构02的表面与侧壁。[0107]具体的，第二遮蔽部08b与第一遮蔽部08a可以不是连续的，也就是说，在第一子刻蚀机台刻蚀时，可以直接将部分栅极结构02的表面与侧壁暴露出来，从而增加湿法刻蚀时的刻蚀效率。[0108]可选的，在本申请的另一实施例中，在第二方向N上，在垂直于衬底01,第二遮蔽部08b的侧壁在衬底01上的正投影面积依次增加，第二方向N垂直于衬底01,且由衬底01指向栅极结构02。[0109]需要说明的是，第二遮蔽部08b形成了一个凹梯形的结构，这样设置可以在湿法刻蚀后栅极结构02侧墙的位置没有遮蔽层07的残留。[0110]参考图12,图12为本申请实施例提供的又一种LDMOS器件的部分结构示意图，采用第二子刻蚀机台，对遮蔽中间层08进行湿法刻蚀，去除第二遮蔽部08b,以形成遮蔽层07。[0111]具体的，此时第二子刻蚀机台为湿法刻蚀机台，对遮蔽中间层08进行湿法刻蚀，此时基于第一子刻蚀机台刻蚀得到的第一遮蔽部08a以及第二遮蔽部08b的结构，湿法刻蚀并不会损伤栅极结构02的侧墙并且也不会出现过刻导致的自对准多晶硅层06的尖端部，同时可以避免刻蚀时需要刻蚀的材料刻蚀不干净或者由于过刻导致的材料损失，提高了产品的良率。[0112]需要说明的是，如果刻蚀后还有遮蔽材料层03残留，还可以采用SiCoNi技术去除残留氧化物，SiCoNi技术是以化学反应的方式带走表面氧化物的，此时为了保证栅极结构02中侧墙的氧化硅层02d不被去除，可以使其与栅极结构02的侧墙形成一定的夹角，使其等离子体不会打击到氧化硅层02d,通过该方式可以进一步的将残留的遮蔽材料层03去除的干净彻底。[0113]随后再进行一步湿法清洗步骤，可以将刻蚀后剩余的聚合物或微粒或残留的图形化光刻胶05去除干净，保证后续制程之前无残留。[0114]在上述实施例中，刻蚀分为了三个步骤，首先是采用第一刻蚀机台刻蚀形成了自对准多晶硅层06,其次是采用第一子刻蚀机台与第二子刻蚀机台刻蚀形成了遮蔽层07,两个不同材料的层，采用与其相匹配的专用刻蚀机台，可以提高刻蚀的精准度，从而避免了刻蚀时需要刻蚀的材料刻蚀不干净或者由于过刻导致的材料损失，提高了产品的良率。[0115]相对于现有技术中采用一个刻蚀机台，直接刻蚀形成自对准多晶硅层于遮蔽层，本申请采用三个不同的刻蚀机台分三步刻蚀，由于刻蚀时的针对性更高，显然更不易出现刻蚀不足或刻蚀过量的问题。[0116]需要说明的是，除了该实施例中采用三步刻蚀的方式，在刻蚀遮蔽材料层03时，还可以采用更多步骤的干法刻蚀和湿法刻蚀结合的方式，例如，先干法刻蚀，再湿法刻蚀，再干法刻蚀的方式，也就是说，整个刻蚀的过程采用四步刻蚀的方式。对刻蚀的次数和方式并不做具体的限定，这样可以得到更符合需求的轮廓和结构。[0117]如图12所示，在刻蚀形成自对准多晶硅层06和遮蔽层07之后，会暴露至少部分栅极结构02以及栅极结构02和遮蔽层07以外的衬底01。然后执行步骤S106。参考图13,图13为本申请实施例提供的又一种LDMOS器件的部分结构示意[0118]S106:对自对准多晶硅层06及其暴露出的衬底01以及栅极结构02的部分上表面进行金属硅化物工艺，以形成金属硅化物层09。[0119]具体的，形成金属硅化物层09需要对硅化物进行金属硅化物工艺，对刻蚀完成的结构暴露出的硅化物层，即自对准多晶硅层06、衬底01、栅极结构02的部分上表面进行金属化，就可以形成金属硅化物层09.需要说明的是，在本申请中，以对自对准多晶硅层06金属化形成的金属硅化物与对栅极结构02的部分上表面金属化形成的金属硅化物层09共同作为器件的栅极，其中自对准多晶硅层06形成的金属硅化物作为补充栅极，可以增加有源区的LDMOS器件既具有低寄生电阻，又可以耐高压，其应用更为广泛。[0120]具体的，参考图14,图14为本申请实施例提供的又一种LDMOS器件的部分结构示意图；在本申请的另一实施例中，金属硅化物层09包括第一导电部09a、第二导电部09b、第三导电部09c以及第四导电部09d,第一导电部09a位于第二开口的一侧，第二导电部09b位于遮蔽层07的一侧，第三导电部09c位于栅极结构02的部分上表面的一侧，第四导电部09d位于第一开口中衬底的一侧；对自对准多晶硅层06及其暴露出的衬底01以及栅极结构02的部分上表面进行金属硅化物工艺，以形成金属硅化物层09之后的步骤，还包括：[0121]于第一导电部09a、第二导电部