微机原理课件第十章

3:44:49上午110.1可编程计数器／定时器的基本工作原理10.1.1基本功能以8253芯片为例来说明其基本功能，大致可概括为以下五点：1）3个计数器：每个8253芯片上有3个独立的16位计数通道。2）2～10MHz的计数频率：每个计数器的计数频率范围为0～2MHz，其改进型8254－2的计数频率范围为0～10MHz。3）2种数制计数：每个计数器都可以按照二进制或十进制计 数。4）6种工作方式：每个计数通道都有6种工作方式，可由程序 设置或改变。5）与TTL兼容：所有输入/输出引脚都与TTL兼容。

3:44:49上午210.1.2基本工作原理

图10.1计数器／定时器的基本原理图3:44:49上午31、控制寄存器控制寄存器是从数据总线缓冲器中接收控制字，以确定计数器的操作方式。2、初始值寄存器用来存放计数器所需要的初始值。3、计数输出寄存器用来存放计数器中的内容，可由CPU读出。4、状态寄存器 提供计数器／定时器当前所处的状态，这些状态有利于了解计数器／定时器某时刻的内部情况。5、计数器计数器实际是一个具有减“1”功能的减法器。3:44:49上午4计数器对外有三个重要信号，现说明如下：（1）OUT信号（2）CLK信号

CLK是一个输入信号，它决定了计数速率。定时器所能实现的定时时间取决于计数脉冲的频率和计数器的初值，即：定时时间＝时钟脉冲周期*预置的计数初值（3）GATE信号

GATE是一个门控输入信号。3:44:49上午510.28253的内部结构及引脚图10.28253的内部结构及引脚图

3:44:49上午6(1)数据总线缓冲器(2)读/写逻辑电路各控制信号及作用如下：

A1和A0：端口选择信号。

RD：读信号，低电平有效。

WR：写信号，低电平有效。

CS：片选信号，低电平有效。3:44:49上午7表10-18253输入信号与各功能的对应关系

CSRDWRA1A0

功能00000001111000000011100011011000110对计数器0设置计数初值

对计数器1设置计数初值对计数器2设置计数初值设置控制字或给一个命令从计数器0读出计数值从计数器1读出计数值从计数器2读出计数值

3:44:49上午8

(3)计数器

(4)控制寄存器

图10.3

8253计数器结构图3:44:49上午910.38253的控制字图10.48253的控制字

3:44:49上午101、计数方式的设定8253有两种计数方式：二进制计数和BCD码计数。选择数制采用控 制字的D0位来设定。2、工作方式的设定8253有6种工作方式：方式0～方式5。3、读写格式的设定

8253有4种写入计数初值格式或读计数值格式的设定，选择读写格式采用控制字的D5、D4位来设定。4、计数器通道的选择3:44:49上午1110.48253的工作方式10.4.18253的6种工作方式1、方式0——计数结束中断方式计数结束中断方式必须注意以下几点：图10.5

方式0波形图

3:44:49上午12（1）OUT信号控制字写入后，OUT变低电平，直到计数器减到0时才变为高电平。OUT输出可以作为计数结束的中断信号。（2）GATE信号计数器受GATE信号控制，当GATE＝0时，停止计数器的计数操作；当GATE＝1时，计数器继续计数。（3）初始值一是每次装入初始值后计数器只计数一遍。二是计数过程中可重新装入计数初值。另外，若设置初值为N，则输出信号OUT是在N+1个CLK脉冲之后才变高的。3:44:49上午132、方式1——可编程单稳触发器可编程单稳触发器方式必须注意以下几点：

图10.6

方式1波形图

3:44:49上午14（1）OUT信号控制字写入后，OUT变高电平，CPU写入计数初始值后，计数器并不计数，直到GATE信号后OUT变为低电平。直到计数器减到0时，OUT输出才变为高电平。（2）GATE信号

GATE信号在方式1中起触发信号作用。CPU写入计数值后，计数器必须由GATE信号触发才开始计数。允许GATE信号多次触发，计数过程中，外部可发GATE脉冲进行再触发。（3）初始值计数过程中，CPU可改写初始值，但计数过程不受影响，计数将按原来的初始值减到0，在GATE信号再次触发后，才会按新的初始值重新开始计数。3:44:49上午153、方式2——分频器分频器方式必须注意以下几点：图10.7

方式2波形图

3:44:49上午16（1）OUT信号

OUT信号是输入时钟按照计数值N次分频后的一个连续脉冲。此方式可以作为一个脉冲速率发生器或用于产生实时时钟中断。（2）GATE信号计数器的初始值写入后，只有当GATE引脚为高电平时，计数器才开始递减计数。GATE端每一次由低到高的跳变触发，都将引起一次重新从CR向

CE的装入操作。（3）初始值计数过程中，CPU可改写初始值，但当前计数过程不受影响，计数将按原来的初始值减到0，OUT输出一个负脉冲，计数器装入新的初始值后重新开始计数。

3:44:49上午174、方式3——方波发生器方波发生器方式必须注意以下几点：图10.8

方式3波形图

3:44:49上午18（1）OUT信号方式3的OUT信号与方式2的工作类似，输出均为周期性的，但方式3的输出为方波。（2）GATE信号方式3的GATE信号与方式2的作用相同。（3）初始值当初始值为偶数时，输出方波的占空比一定为50％（N／2）。当初始值为奇数时，输出方波的高电平占（N＋1）／2个输入时钟周期，低电平占（N－1）／2个输入时钟周期。计数过程中，CPU可改写初始值，但当前计数周期不受影响，在下一个计数周期就按新的初始值重新开始计数。

3:44:49上午195、方式4——软件触发选通软件触发选通方式必须注意以下几点：图10.9

方式4波形图

3:44:49上午20（1）OUT信号控制字写入后，OUT变高电平。CPU写入计数初始值后，当GATE信号为高电平时开始计数，直到计数器减到0时，OUT输出一个输入时钟宽度的低电平，然后OUT恢复高电平。（2）GATE信号当GATE＝1时，计数器正常工作，当GATE＝0时，计数器停止减1操作。（3）初始值计数过程中，CPU可以更改计数初始值，并立即从新初始值开始计数。3:44:49上午216、方式5——硬件触发选通硬件触发选通方式必须注意以下几点：图10.10

方式5波形图

3:44:49上午22（1）OUT信号控制字写入后，OUT变高电平，CPU写入计数初始值后，计数器并不立即开始计数，必须由GATE的上升沿触发启动计数。当计数到0时，输出OUT变低电平，经过一个CLK脉冲后，OUT恢复为高，并停止计数。（2）GATE信号计数过程是由GATE的上升沿“触发”启动计数的。在计数过程中又有GATE上升沿时，则计数器重新从初始值开始计数，但对于输出OUT的状态没有影响。（3）初始值计数过程中，CPU可以更改计数初始值，在没有GATE信号触发的情况下，不影响计数过程。当计数减到0后，若此时有新的GATE信号触发，则按新的计数值重新开始计数。3:44:49上午2310.4.28253各工作方式之间的异同点1、各工作方式的共同点（1）当控制字写入计数器时，所有的控制逻辑电路立即复位，输出端OUT进入初始状态：高电平或者低电平。（2）初始值写入后，要经过一个时钟上升沿和一个下降沿，计数执行部件才开始工作。（3）在时钟脉冲CLK的上升沿时，门控信号GATE才被采样。2、各工作方式的不同点（1）软件触发启动计数（2）硬件触发启动计数（3）自动装入计数初值（4）门控信号GATE的控制作用3:44:49上午24表10-2GATE信号功能表

GATE低电平或变为低电平上升沿高电平方式0禁止计数无作用允许计数方式1无作用启动计数无作用方式2禁止计数并置OUT为高电平重新初始计数允许计数方式3禁止计数并置OUT为高电平重新初始计数允许计数方式4禁止计数无作用允许计数方式5无作用启动计数无作用3:44:49上午2510.58253的应用举例 设要求A/D转换器的采样周期为250ms，采样信号持续时间为1s。试用8253连接硬件电路，并编程实现此功能。

3:44:49上午26硬件连接图CPUA/DEOCSTARTINPC48255A地址译码INTRD7┇D0CLK0GATE0OUT0CLK1GATE1OUT1CLK2GATE2O